注重DDR电路的信号完整性

目前很多高清数字机顶盒都采用了DDR存储器,DDR是Double Data Rate的缩写,意为双倍数据速率.普通的SDRAM只是在时钟的上升沿进行一次数据传输,而DDR SDRAM可以在时钟的上升及下降沿各进行一次数据传输,从而达到双倍数据传输速率的效果.     

新品快递

AMD推出支持DDR的SDRAM 美国AMD公司近日在日本和台湾同时宣布,推出支持DDR方式的SDRAM的芯片组“AMD-760”,该芯片组与x86微处理器Athlon配套使用。 此外该公司决定把Athlon芯片的外部总线FSB的数据传送频率从200MHz提高到266MHz,主内存则采用数据传送速度为266MHz的DDR SDRAM。芯片的工作频率有1.2GHz、1.13GHz和1GHz三种。     

高性能大带宽存储器--DDR SDRAM DIMM设计指南

DDR SDRAM的功能 SDR和DDR SDRAM都是同步存储器,所有的命令和数据都与时钟上升沿同步.通过同时利用数据选通脉冲的上升和下降沿,DDR SDRAM数据的传输速率能够达到SDR SDRAM的两倍.SDR和DDR内部都采用四组结构,并且具有同样的寻址方式和刷新速率.DDR的关键优势在于源同步数据获取,两倍预取结构以及2.5V的稳定SSTL_2接口.DDR还采用了差分时钟(CK,CK#),以及新的数据选通(DQS)和数据屏蔽(DM)/时钟使能(CKE)信号.     

跨越高速存储器测试之颠--DDR特性以及相对应的测试解决方案

DDR SDRAM是Double Data Rate SDRAM的缩写(双倍数据速率),在时钟脉冲的上升和下降沿均进行数据的输入输出.DDR SDRAM内存技术是从主流的PC66、PC100、PC133 SDRAM技术发展而来.这一新技术使新一代的高性能低成本计算机系统成为可能.DDR内存技术为目前内存技术的主流产品,而且广泛应用在许多不同的系统平台上,包括桌上型计算机、工作站、服务器、笔记型计算机、携带型、计算机网路及通讯产品上.     

立锜科技提供DDR存储器总线终端电源

在时钟频率相同时,DDRSDRAM存储器读、写数据的速度是传统SDRAM存储器的两倍。然而,DDR存储器(如DDR266/133MHz,DDR 333/166MHz等)在读、写高速信号的过程中,由于总线阻抗匹配、布线等因素,会影响高频信号的完整性,从而在读、写数据时出现错误。为了防止出现这种错误,需要能够吸收或者供给很大电流、精确地跟随输出缓冲器供电电压之半(v_(DDO)/2)、稳压     

1099的诱惑

2001年,随着计算机速度的迅猛提升,作为计算机基础部件之一的内存成为大家讨论的焦点。随着SDRAM的日落西山和RAMBUS的曲高和寡,DDR开始真正进入广大DIY用户的手中。DDR(Double Data Rate)的最大特点就在于它在系统时钟的上升沿和下降沿都可以传输数据,从而达到两倍于     

Kingstone PC—133 SDRAM

这是一款由金士顿科技公司推出的Kinston DDR266 256MB内存。技术指标 DDR内存,容量256MB。采用184根针脚,双面、单排一共16块内存芯片,每块容量16MB。时钟频率为266MHz。     

超频能力强Kinston DDR266 256MB内存

这是一款由金士顿科技公司推出的Kinston DDR266 256MB内存. 技术指标 DDR内存,容量256MB.采用184根针脚,双面、单排一共16块内存芯片,每块容量16MB.时钟频率为266MHz.     

DDR内存知多少

如果您是电脑DIY玩家,一定会不时为自己的电脑进行升级,除中央处理器之外,内存也是常见的升级项目。当前,组装个人电脑采用内存已经逐渐从SDRAM演变到DDR内存,而DDR内存又可以再分为不同的标准和速度。一、何谓DDR内存DDR的全名为“Double Data Rate”,它是相对于“Single Data RAM(SDRAM)”而言的。DDR内存比SDRAM的传输速度快一倍,它能够在电脑开始和退出工作指令时传输数据资料。假设SDRAM一秒钟能够传输10MB资料,DDR内存一秒钟就可以传输20MB资料。随着处理器发展速度的越来越快,DDR内存的重     

基于AMBA总线的DDR2 SDRAM控制器研究与实现

随着大规模集成电路和高速、低功耗、高密度存贮技术的发展,DDR存贮器业已成为PC内存的主流技术.作为第二代DDR存贮器DDR2预取位数是普通DDR的两倍.因此DDR2 SDRAM将取代DDR SDRAM的主流地位.本文对DDR2存贮技术进行了探讨,并讨论了DDR2 SDRAM和DDR SDRAM的区别以及设计时应注意的问题,设计了一个基于AMBA总线的DDR2 SDRAM控制器并提出了一种数据顺序预读取机制,使得DDR2 SDRAM的访问效率大大提高.     

从里到外全新设计 Power Mac G4双处理器 1GHz

Power Mac G4的三级快取内存使用了2MB容量的高速DDR(Double DataRate)SDRAM内存,以高达500MHz的频率运行;最多能够以每秒4GB的传输速率,将资料和程序码提供给处理器,以提升处理器的效率。     

内存测试结果分析

在此次的内存测试中,因为集中了从频率为133的SDRAM到高达DDR400的DDR SDRAM,所以在测试过程中采用了针对SDRAM和DDR SDRAM两个不同的测试平台进行测试,而两者之间因为频率有着成倍的差距,而且所采用CPU的频率差异很大,所以在     

SDRAM性能标准

1.时钟周期。它代表SDRAM所能运行的最大频率。显然这个数字越小说明SDRAM芯片所能运行的频率就越高。对于一片普通的PC-100 SDRAM来说，它芯片上的标识-10代表了它的运行时钟周期为10ns，即可以在100MHz的外频下正常工作。 2.存取时间。对于EDO和FPMDRAM来说，它代表了读取数据所延迟的时间。目前大多数SDRAM芯片的存取时间为5、6、7、8或10ns。这可不同于系统时钟频率，它们二者之间是有着本质的区别的。比如一种LG的PC-1 00SDRAM，它芯片上的标识为-7J或-7K，这代表了它的存取时间为7ns。而许多人都把这个存取时间当作了它能跑的外频了，其实它的系统时钟频率依然是10ns，外频为100MHz。     

一种适用于DDR SDRAM控制器的DLL新结构

提出了一种适用于DDR SDRAM控制器的DLL新结构,在不同的工艺、电压和温度(PVT)条件下,DDR SDRAM的数据经过传输线传输后均能被器件采样到正确的数据。采用256M133MHz DDR SDRAM和1.5V、0.16μm CMOS标准单元库,模拟和测试结果都表明了该结构的正确性。该结构同样可用于其它不同PVT条件下需要固定延迟的电路。     

胜创科技PC2100 128MB内存

DDR是未来高带宽存储技术的一个发展趋势。与当前单数据传输PC-100/133的SDRAM结构,相比,DDR具有更多的优势,已经发展成为下一代的SDRAM产品,且将内存最大带宽全面提升到了2.1GB/s,而且在     

关于DDR3的对比研究

为实现集成式用户体验,如今的设备支持的功能越来越多,使各类接口承担了大量数据流量压力。为了更高效地处理这些数据,提供高带宽的快速内存可解当前的燃眉之急。尽管内存的种类多种多样,但在通过高带宽数据传输接口提供大量动态随机存取存储时,双倍数据速率（DDR）内存仍占据着主导地位。这些类型的内存之所以被称为双倍数据速率是因为相比单数据速率内存,它们可以在一个内存时钟周期内进行两次数据传输,进而提供双倍的性能。     

苹果公司升级版Xserve

苹果公司6月12日宣布推出1U高密度机柜式Xserve服务器的升级版本,该服务器配装两颗1.33GHz PowerPCG4处理器以及容量高达2GB的333MHz双倍数据速率(DDR)内存,存储空间高达720GB(硬盘可热插拔),性能价格比令人难以置信。新款Xserve服务器配装了两个1.33GHz PowerPC G4处理器(每颗处理器拥有2MB的专用三级缓存)和容量高达2GB的333MHz DDR内存,在一个低价位的1U高密度机柜中融入了异常强大的计算机性能和丰富的特性。Xserve借助167MHz系统总线和容量达2GB的PC2700 DDR SDRAM内存增强了处理器的性能,能够很好地满足运行内存…     

基于DDR2 SDRAM乒乓双缓冲的高速数据收发系统设计

在高速数据收发系统设计中,首先需要解决的问题是实时数据的高速缓存,然而FPGA内部有限的存储资源无法满足海量数据缓存的要求。为了解决系统中海量数据的缓存问题,系统创新提出了一种基于DDR2 SDRAM的乒乓双缓冲设计方案。方案设计了两路基于DDR2 SDRAM的大容量异步FIFO,通过FPGA内部选择逻辑实现两条通路间的乒乓操作,从而实现数据的高速缓存。实验结果表明,基于DDR2 SDRAM的数据收发系统实现了每路512 Mbit的缓存空间和200 MHz的总线速率,解决了海量数据的高速缓存问题。     

基于FPGA的双端口视频缓冲器设计

介绍一种基于FPGA和SDRAM的双端口的视频缓冲器设计方法。使用小容量的同步FIFO和异步FIFO串联构成用户接口,采用分块方式读写单块存储器SDRAM,采用混合算法合理仲裁读、写和刷新请求,实现单路视频数据的实时采集和输出。本系统设计简单,调试方便。只需适当地改变数据块的长度和FIFO的容量就可以应用于其他的视频处理系统。仿真测试结果表明:SDRAM时钟频率工作在71MHz下可以确保视频流的流畅性。而且通过改变FIFO的相关参数,还可以继续提高SDRAM的实际带宽。本设计还具有一定的灵活性。     

反馈时钟在DDRSDRAM控制器中的应用

当今数字系统对高速大容量内存的需要，使得越来越多的系统采用DDR内存，文中介绍了反馈时钟在DDR控制器中的一种应用方法。该应用可解决DQS（DDR双向数据触发信号）和系统时钟的同步问题。