SDH异步复用映射模块简化设计与仿真

本文分析了SDH异步复用映射模块中E1支路信号异步映射复用的过程.通过固定的TU-12指针,完成了异步映射复用电路的简化设计.并详细分析了HDB3码变换电路和时钟/使能信号产生单元的设计过程.通过Quartus Ⅱ进行了功能和时序仿真.     

共享RAM的E1/SDH映射算法

在同步数字体系(SDH)网中,E1是一种重要且常见的业务类型,大量的接入设备需要完成E1到SDHTU 12的映射/解映射.文章通过对SDH帧结构和E1映射机制的分析,提出了一种时分复用共享RAM的E1映射算法,该算法能够大大减少先进先出(FIFO)的使用和逻辑资源的占用,尤其适于在接入网设备中利用专用集成电路实现低成本的E1接入.     

用FPGA实现PDH和SDH的高阶映射

本文介绍了自主设计开发的Ｅ４到ＳＴＭ－１的转换，给出了实验系统的方框图及构成，讨论了关键技术及测试结果。     

DH中STM-1/TU-12解复用的设计及FPGA实现

分析了同步数字体系SDH中STM-1信号解复用出TU-12的过程,对该电路中各个功能模块的设计思路进行了详细分析,采用了并行化处理方式,重点讨论了支路净荷抽取处理和FIFO的使用,进而完成了STM-1/TU-12解复用电路的设计与实现,创新性地将并行化、净荷调整后抽取和FIFO缓存结合使用,用以简化电路的设计.最后,在ALTERA公司的EP1C6T144C8器件环境下上进行了验证.     

2Mbit／s信号向STM—1的异步映射和复用

根据ＣＣＩＴＴ关于ＳＤＨ技术体制的建议，本文讨论了２Ｍｂｉｔ／ｓ信号向ＳＴＭ－１的异步映射和复用的原理，并提出了映射和复用较易实现的方案。     

STM-4提取VC-12解复用的FPGA设计

SDH作为当今通信网络重要的传输手段,具有前向和后向兼容性,各种不同速率的PDH信号、B-ISDN和ATM信号及其他新业务信号可通过适配复用进STM—N帧。论文通过对SDH复用原理的研究,提出了一种取代成帧器,基于FPGA的从STM-4提取VC-12解复用的设计方法,并选用Altera公司Stratix ii gx系列FPGA进行方案实现,最后加载到FPGA,在SDH测试仪搭建的环境下,利用QUARTUS Ⅱ的在线采集工具SignalTap对设计进行了验证。     

E1-STM1SDH终端复用器的设计与实现

SDH是二十世纪90年代初出现的新一代传输网体制,SDH终端复用器是该传输体系中不可缺少的网元设备,用以实现低阶信号到高阶信号的复接和分插功能。根据ITU关于SDH技术体制的建议,介绍了一种基于PMC专用系列芯片,实现E1信号到STM1信号转换功能的SDH终端复用器设计方案,并以16路E1为例,详细描述了这种终端复用器的电路设计及其硬件实现过程,同时指出了设计实现时应该注意的问题。     

SDH的映射和同步复用原理（二）

ＳＤＨ的映射和同步复用原理（二）ＭａｐｐｉｎｇａｎｄＭｕｌｉｔｉｐｌｅｘｉｎｇＰｒｉｎｃｉｐｌｅｏｆＳＤＨ￥陈朝枢ＣｈｅｎＣｈａｏｓｈｕ２、ＶＣ－４ＰＯＨＶＣ－４ＰＯＨ被称为通道开销，其主要功能有对ＶＣ通道功能监视、承载维护信号、告警信息、承载表征复...     

SDH的映射和同步复用原理（一）

同步复用和映射方法是ＳＤＨ最具特色的内容。本文在简要介绍ＳＤＨ基本知识的基础上，通过对由１４０Ｍｂｉｔ／ｓ信号、２Ｍｂｉｔ／ｓ信号组成ＳＴＭ－１信号的介绍，可使读者对ＳＤＨ有进一步的了解。     

4路E1支路信号映射芯片TXC-04252在SDH系统中的应用

本文详述4路E1信号映射芯片TXC-04252在SDH系统支路盘中的应用。     

E1—VC4的SDH集成化系统设计

介绍一种SDH系统专用集成电路的设计,它可以从VC4信号中任意上下分插出多达21个E1信号,包括E1的线路编解码及数字解同步器,码速调整及去调整,VC12开销的终结及生成,TU12的指针调整及解释,VC4的合成及分解,电路设计既充分考虑ITU－T的标准,又结合实际系统设计,克服了以前电路的缺点,具有规模大,功能完善,性能优越的特点。     

OTN中ODU1到ODU2复用电路的设计与实现(本期优秀论文)

在光传送网(OTN)中,复用处理电路作为OTN分组交换芯片的一个重要部分,主要完成低阶光通路数据单元(ODU)到高阶ODU的复用过程。在复用过程中,设计了一种基于同时钟源挖均匀时钟缺口的方法产生所需各种频率的时钟,并在此时钟下完成ODU1到ODU2的复用处理电路。通过功能仿真和FPGA验证,该设计能够准确无误地完成ODU1到ODU2的复用。     

ROM-based FSM implementation using input multiplexing in FPGA devices

A new approach for ROM implementation of finite state machines (FSM) is proposed, based on the selection of a subset of inputs in each state using multiplexers. This technique has been applied to different FSM standard benchmarks and very good results have been obtained.     

2.5Gb/s Ethernet over SDH映射芯片实现

设计了一种千兆以太网到2.5Gb/s SDH映射的专用芯片,兼容GFP、ITU-T X.86/Y.1323和HDLC标准.采用双向4路总线流水线结构,77.76MHz的系统时钟,即可全双工处理以太网到2.5Gb/s SDH的实时映射功能.采用TSMC 0.1 3μm工艺流片,技术指标符合ITU-T标准.芯片规模约800万门,满足光纤通信传输的要求,并已成功用于光纤通信设备.     

基于FPGA技术的SDH交换芯片设计与实现

介绍一种基于FPGA技术实现SDH宽带交换功能的方法,采用Altera的EP1SGX25F芯片完成了16路2.488Gb/s的接收、发送、成帧、解帧和交换功能,运用T-S-T三级交换结构达到了交换粒度为STM-1的40Gb/s无阻塞交换能力.     

SDH/SONET低阶支路VT/TU映射芯片实现

设计了SDH/SONET的低阶支路VT/TU映射芯片,单片实现28通道DS1/VC-11或21通道E1/VC-12到7个VTG/TUG-2的映射及逆映射,或DS1/E1/VC的组合到VTG/TUG-2的混合映射.该芯片带有支路环回和指针处理功能,支持UPSR环形网络拓扑结构.采用TSMC 0.13 μm CMOS工艺流片成功,电路规模约23.7万门.