8位RISC微处理器核的参数化设计

文章分析了精简指令集的结构特征和嵌入式系统的应用需求，在设计出的8位RISC微处理器核的基础上，从指令集，存储空间等体系结构方面做了参数化设计和参数提取，讨论了硬件描述语言和运用于微处理器核上的程序对参数化设计的支持。参数化的设计方法增强了IP核的灵活性和可重用性，可以在大批量设计片上系统的过程中充分使用和化设计方法。     

嵌入式单精度扩展浮点RISC微处理器的设计

文章介绍了一种单精度浮点RISC微处理器的核心设计思想，改进设计了一种新颖的芯片内置总线仲裁器控制总线、中断处理机管理中断、数据中继器操作存储器。采用三阶布斯算法和浮点并行算法设计FALU和FMUL，并设计了嵌入式128KSRAM，最后用UMC0．25μmCMOS工艺库进行综合、布局布线完成版图设计。版图后模拟验证以及CPLD硬件仿真验证表明：微处理器工作主频达到50MHz，全部共88条指令运行正常。     

各高档RISC微处理器阵营的生存之路

现在离Intel公司的Merced微处理器上市(1999年底)还有一年多的时间,这无疑对于各个高档微处理器阵营的厂家都是极为保贵的时间。既然都不能正面同Intel展开市场竞争,何去何从,总得谋求一条生存之路。 DEC的Alpha是跨世纪的计算机体系结构 在大骚动中,刀光剑影、DEC在最近不会推出新的高性能RISC微处理器。但是,应该看到DEC也是久经考验的计算机厂家,早在七十年代和八十年代是居世界     

RISC技术与微处理器的发展

近几十年来，电子计算机发展十十分迅速，这是以硬件技术的进步作为其坚强后循的。本文就作为计算机核心部件的微处理器中采用的RISC技术、并行处理技术和半导体新技术等，作一简要的论述，以期说明硬件技术的进一步将使计算机进一步高速化、小型化和低价格化，为步入“柔软的计算机”时代创造有利的条件。     

32位RISC微处理器设计

介绍了一种与Motorola-Mcore兼容的32位RISC结构微处理器核的设计。从该处理器的整体结构的划分,到处理器内部各单元的设计,进行了比较详尽的阐述,最后给出了设计的综合结果,并对该设计进行了软件仿真和硬件验证。     

64位RISC微处理器的结构设计

文章介绍了一种64位RISC微处理器的结构设计。采用MIPS指令集，详细分析该处理器的各主要功能单元．五级流水线控制，并对该设计中潜在流水线冒险问题提供完整解决方案，最后通过在线仿真调试及配置FPGA验证了设计的正确性。     

浅谈新型RISC型微处理器新进展

新型RISC微处理器的特征可以简单的概括如下:低功耗廉价、目标码效率高和优越的性能价格比,这是它的最主要的特征,也是它之所以能够迅速开拓市场的锐利武器。所谓新型RISC微处理器乃是现代RISC技术与CISC技术相结合的产物,它对于用户提出的众多要求,表现出很强的适应能力,诸如高速运算性能,广阔的地址空间乃至把外围功能电路集成到新型     

MPC7450—高效低能耗32位PowerPC RISC微处理器

MPC7450 PowerPC是一个高性能,低能耗,可执行128位的AltiVec微处理器,广泛用于嵌入式网络控制,信号处理应用领域。它集成了一个带有两个执行单元的7级通道以及L2高速缓冲存储器,支持带有64位数据通道的L3高速缓冲存储器。能提供更多的地址空间和高带宽的、信号设置时间     

基于RISC结构的Java处理器研究与设计

文中结合PicoJava和JOP等一些经典的Java处理器的优势,设计了一种基于RISC结构的Java处理器.它充分利用了Java指令折叠技术和精简指令集处理器的优势,不仅降低了设计复杂度,而且在很大程度上提高了Java处理器的性能.     

基于32位精简指令集架构的单片机AT91M42800A的设计与应用

介绍了ATMEL公司生产的基于32位精简指令集(RISC)架构的单片机AT91M42800A的特点，提出了一种基于AT91M42800A的应用设计方案，给出该设计的硬件原理图，同时针对AT91M42800A的存储器空间分配问题，给出了分散装载的程序代码举例，从而为基于AT91M42800A的嵌入式系统设计提供了一个思路。     

基于CISC/RISC的混合指令集构建

CISC与RISC是微处理器设计中的2种主要指令体系,他们各具优势,共存共融是其发展方向之一。首先介绍了硬件上基于CISC/RISC的混合架构设计,然后重点具体介绍CISC/RISC混合指令集的构建方法,并以65C02S的指令集为例,通过仿真说明了按该方法构建的混合指令集在基于CISC/RISC混合架构的硬件上运行具有良好的优势。     

基于RISC结构的8位低功耗微控制器的设计

介绍了RISC(Reduced Instruction Set Computer)结构的8位微控制器(MCU)的设计，采用两级流水线，单周期指令，指令集与PICl6C57兼容，并时各单元模块进行描述。最后利用XILINX进行时序仿真，在FPGA上进行验证并得到最终结果，理论分析与计算机仿真表明该结构切实可行、有效，且易于实现。     

基于RISC技术的实现单字节乘法的MCU设计

基于RISC技术实现单字节乘法的微控制器设计主要包括：RISC指令集的选取、取指单元、译码单元、执行单元的设计.该微控制器包含8个模块：8位指令存储器、12位程序计数器、12位地址选择器、可进行16位加法的算术运算器、16位累加器、16选8的数据选择器、8位数据控制器以及状态机.为了进行测试,又增加了3个外围模块：RAM,ROM和addr_decode.设计使用可综合的Verilog 语言描述,Modelsim 5.7 PE软件仿真.     

一种SPARC V8结构ALU的并行错误检测结构设计

针对嵌入式处理器在线错误检测的需求,文中基于编码预测的并行错误检测策略,选择Berger编码作为编码预测错误检测编码,设计了SPARC V8结构的加/减、逻辑和移位运算的B0编码预测结构.该结构可以直接集成为带有并行错误检测结构的SPARC V8结构ALU,相比于电路复制这样的结构实现了硬件资源的节省.与对偶复执这样两倍的执行时间并且附带结果比较的策略相比,具有明显的性能优势.     

RISC与DSP的结构比较及在嵌入式应用中的方案选择

嵌入式系统是计算机新的应用领域。在嵌入式应用中，ＲＩＳＣ处理器已经完全取代了ＣＩＳＣ处理器。目前ＤＳＰ产品也开始在嵌入式应用中得到了使用。本文对比了ＲＩＳＣ和ＤＳＰ的结构特点，并对它们在嵌入式应用中的方案进行了比较，给出了择优标准．