500伏MOS高压集成电路的研制

本文介绍了一种耐压为500伏，具有8路高压输出的MOS高压集成电路HVICSEU，具体介绍了高压NMOSFET的设计和工艺实施，它特别适用于高压等离子显示的驱动，并且可以多位并联使用。     

新颖的双栅高压MOS集成电路

本文分析了高压MOS器件中的负阻效应,描述了负阻击穿机理的物理模型,提出了一种新颖的双栅高压MOS结构,有效地抑制了负阻击穿,从而提高了器件的可靠性.     

高压浮置MOS栅驱动集成电路

引言 如图1所示,将功率MOSFET或者IGBT用于全增强型的高压侧开关,其栅的驱动要求,即各端子的最低电压可归纳如下: 1、栅压应比漏电压高出10～15V。高压侧开关管的栅电位通常比系统中的最高电位──固定电平要高。 2、栅电位一般是对地而言的,必须逻辑可控。因此,控制信号应抬高到高压侧功率器件的源电位,在大多数应用中,此源电位在两固定电平间摆动。 3、栅驱动电路所消耗的功率对整体效率不能有明显的影响。 由于以上的限制,目前已采用好几种工艺可用来完成功能,原理见表Ⅰ,每一种基本电路均可用多种结构来实现。 国际整流器公司的IR2110栅驱动器集成了驱动高压侧与低压侧功率MOSFET或IGBT所需的大部分功能,兼有小体积与高性能的封装。附加少许元件。IR2110便能提供很高的开关速度(见表Ⅱ)以及低耗     

MOS集成电路及其发展状况

一、MOS集成电路的发展过程及其特点 半导体场效应器件的发展历史远比双极晶体管为早（双极晶体管于四十年代末出现）,大约在二十年代后期,人们就发现了“场效应”,并在三十年代初期出现了应用场效应原理工作的原始的场效应器件。     

光电耦合高压MOS电路及其应用

一、光电耦合高压MOS电路的结构原理 我们采用混合集成技术研制成功的光电耦合高压MOS电路,不仅可以实现输入输出间在电气上的隔离,还可以实现低压输入转换和控制高压输出,从而大大地扩展了光电耦合器     

智能功率和高压集成电路及相关MOS技术

本文阐述了MOS高压和功率集成电路的现状。在前言部分叙述了这些集成结构的发展,回顾了与分立器件相比的一些主要优点,提出了一些关于集成方法的问题。对于用MOS技术制作并用作集成电路功率开关的各种器件结构进行了评述。考虑了最近开发的两大电路系列:(1)智能功率技术,它包括与控制电路和保护电路集成在一起的单个或多个纵向(共漏)功率开关;(2)高压集成电路,其功率器件是横向的,电流能力较低,其控制电路(CMOS或双极)具有较高的集成密度。提出了设计智能功率开关的一些主要功能问题。对于主要的晶体管单元结构,特别是限热电路和稳偏网络,作了详细介绍。可以看出,在电气波动和与工艺有关的参数变化方面及非稳定因素方面,所涉及的模拟电路都可做到非常稳定。     

膜混合集成电路、MOS集成电路

Y98-61438-615 9913174CMOS 系统中同步开关噪声的新分析模型=A newanalytic model of simultaneous switching noise in CMOSsystems[会,英]/Cha,H.-R.& Kwon,O.-K.//1998IEEE 48th Electronic Components & Technology Con-ference.—615～621(AG)     

膜混合集成电路、MOS集成电路

Y2000-62169-4 0020099采用 CMP 技术的先进的低成本加工制造方式=Ad-vanced low cost manufacluring from CMP service[会,英]/Torki,K.& Courtois,B.//Proceedings of the1999 International Conference on Microelectronic Sys-tems Education(MSE’99).-4～5(YP)Y2000-62169-47 0020100一种基于 PC 机的 CMOS 集成电路设计教学工具:APC-based educalional tool for CMOS integrated ciruit de-     

膜混合集成电路、MOS集成电路

Y98-61303-331 9905890聚合物集成电路和发光二极管=Polymeric integratedcircuits and light-emitting diodes[会,英]/de Leeuw,D.M.& Blom,P.W.M.//1997 IEEE International Elec-     

膜混合集成电路、MOS集成电路

Y90-62020-53 0003792移动手机用偶数谐波型直接变换接收机集成电路的设计挑战和解决办法=Even harmonic type direct conver-sion receiver ICs for mobile handsets:design challengesand Solutions[会,英]/Itoh,K.& Shimozawa,M.//1999 IEEE radiofrequency integrated circuits sympo-sium.—53～56(UC)     

膜混合集成电路、MOS集成电路

Y2000-62089-1-105 0009307CMOS/BiCMOS 逻辑系列的联机 I_(DDQ)故障测试=On-line I_(DDQ) fault testing CMOS/BiCMOS logic families[会,英]/Raahemifar,K.& Ahmadi,M.//1999 IEEE In-temational Symposium on Circuits and Systems,Vol.1 of6.—1-105～1-109(PC)介绍了以模拟为基础的 CMOS/Bi CMOS 逻辑系列的故障特征化研究结果。证明了当开式缺陷引起延     

膜混合集成电路、MOS集成电路

Y2000-62422-86 0103719全耗尽绝缘体上硅技术比例生成0.13μm 1.2～1VCMOS 电路=Scability of fully-depleted SOI technologyinto 0.13μm 1.2V～1V CMOS generation[会,英]/Raynaud,C.& Faynot,O.//1999 IEEE InternationalSOI Conference Proceedings.—86～87(EC)Y2000-62422-88 0103720用于超薄(35nm)绝缘体上硅0.18μm CMOS 电路的硅化物=Advanced silicide for sub-0.18μm CMOS on Ul-tra-thin(35nm)SOI[会,英]/Ren,L.P.& Cheng,Bth.//1999 IEEE International SOI Conference Proceed-ings.—88～89(EC)     

膜混合集成电路、MOS集成电路

Y98-61482-658 9907367静态 CMOS 组合逻辑电路的不用库的综合=Library-less synthesis for static CMOS combinational logic circuits[会,英]/Gavrilov,S.& Glebov,A.//1997 IEEE In-ternational Conference on Computer-Aided Design.—658～662(HG)     

膜混合集成电路、MOS集成电路

0102051片上系统集成(SoC)时代的到来[刊]/张宝元//微电子技术.—2000.28(5).—13～17(E)本文从信息市场需求和技术发展的角度分析了片上系统集成(SOC)是集成电路发展的必然趋势,它是设计技术的一场革命.将成为信息领域 IC 的主流。本文还简要地叙述了 SOC 所涉及到的如 IP、设计方法学、软、硬件协调设计、验证等主要技术。参2Y2000-62185-147 01020520.8μm CMOS 工艺的器件设计,制造及特性=Devicedesign.fabrication and characterization of 0.8gm CMOStechnology[会,英]//1998 IEEE International Confer-ence on Semiconductor Electronics.—147～151(E)Y2000-62185-162 0102053用于 CMOS 集成电路逻辑和 IDDQ 测试集成化的电流传感器及测试处理器设计=Current sensor and testprocessor design for integration of logic and IDDQ testingof CMOS ICs[会,英]/Ahaf-U1-Amin.M.＆ Darus,Z.M.//1998 IEEE International Conference on Semicon-     

膜混合集成电路、MOS集成电路

Y2000-62082-56 0005750采用电压定标的低功率设计(含4篇文章)=Session4:low-power design using voltage scaling[会,英]//1999Design Automation Conference.—56～75(PC)本部分收入4篇论文。题名为:公共情况计算:功率与性能优化用的高级技术,支援对偶电源电压用于以单元为基础设计的布局技术,功率驱动用的采用对偶电源电压的门级设计,以及采用对偶电源电压的低功率 CMOS VLSI 电路合成。     

膜混合集成电路、MOS集成电路

介绍了一种新的低功率多米诺 CMOS 逻辑电路,其功率特性基于一种低电压漂移技术。为了减小它的输出电压漂移,对该多米诺门电路的输出变流器进行了改动。结果使其动态电压耗散节省高达36%,同时提高了功率延迟结果。为了达到功率节省和速度间的折衷,采用了一种产生电压漂移可变值的技术,实验结果清楚地显示了所提出的技术在低功率工作时的可行性。参12     

膜混合集成电路、MOS 集成电路

Y99-61803-37 2002019达到最小功耗的非完全特定图形时序的分配与重排=Assignment and reordering of incompletely specified pat-tern seqoenees targetting minimum power dissipation[会,英]/Flores,P.& Costa,J.//Proceedings of the 12thImernational Conference of VLSI Design.—37～41(EZ)在大量的安全临界应用电子系统中,电路测试是周期性进行的。机内自测产生的功率损耗占整个功率损耗的相当大百分比。减少功耗的一种方法是测试图形时序的重排。本文介绍了一种最优化模型和图形时序重排的有效算法。实验充分表明此方法在节省能量上是有效的。参14200202035V 高压 CMOS 集成电路的设计[刊]/王勇//微电子     

膜混合集成电路、MOS集成电路

Y98-61460-146 9915116多层敷铜同高性能0.25μm 以下 CMOS 技术的综合=Integration of multi—level copper metallization into a highperformance sub-0.25μm CMOS technoloay[会,英]/Venkatesan,S.& Venkatraman,R.//1998 IEEE 2ndInternational Caracas Gonferenee on Devices,Circuits andSystems.—146～152(YG)9915117CMOS 数字摄象 IC 及其在视频图象采集中的应用