一种基于约束求解的Verilog语言静态分析方法

由于硬件描述语言Verilog中存在赋值语句的并发行为,对其验证一直是静态分析技术的一大挑战。针对Verilog程序的正确性问题,提出一种基于布尔约束求解的Verilog验证方法。通过分析Verilog语义特点,采用分步编码的方式对Verilog并发赋值语句进行处理。实验结果显示,该方法能有效地检测Verilog程序中设计的缺陷,并给出错误发生时程序的状态。     

基于Verilog HDL到SystemC编译中头文件嵌套关系的研究

随着大规模集成电路的快速发展,软硬件的协同设计和验证技术变得越来越重要,其中硬件语言Verilog HDL和软件语言SystemC之间的编译转换问题也变得热门.本文研究在Verilog HDL到SystemC编译语义转化中,等效生成SystemC头文件的嵌套关系问题.首先提出问题模型,然后利用构造依赖树的算法设计解决问...     

应用Verilog HDL进行数字系统设计实例

本文介绍了Verilog HDL设计方法；在Lattice公司的ispDesignExpert设计软件上用Verilog HDL设计了电梯控制器，并成功地进行了仿真和验证。     

Verilog—HDL在数字ASIC设计上的应用

本文探索了在CADENCE环境下采用Verilog－HDL工具从顶到下设计ASIC的一般方法。工作着重在单元库的建立和RTL级的逻辑综合与优化技术。从系统功能出发，进行多层次设计，Verilog－HDL设计工具可以提供强有力支持。本文通过一个设计实例介绍了Verilog－HDL设计工具的应用。     

硬件描述语言设计的交通灯控制系统

Verilog HDL作为一种规范的硬件描述语言,被普遍应用于电路的设计中.本文以Verilog HDL语言为手段,设计了交通灯控制系统;其代码具有良好的可读性和易理解性等优点,源程序并经Xilinx公司的Xilinx ISE8.2i和ModelSim6.1f软件完成综合、仿真.     

FPGA与USB技术在纺织品数字印刷机系统中的应用

介绍了纺织品数字印刷机的设计概况以及USB控制器CY7C68013A的特性,阐述了通过Verilog HDL语言设计FPGA对USB控制器的访问控制操作、USB控制器固件程序设计、USB驱动程序设计及PC端的应用程序设计。测试结果表明,FPGA通过USB接口实现了高速可靠的数据传输。     

《Verilog HDL语言程序设计》课程教学探讨

《Vefilog HDL语言程序设计》已经成为电子工程类的大学本科高年级的一门,必修课,该门课程的教学质量直接影响电子工程类专业的培养目标,本文从提高学生兴趣、互动教学、创建学习环境三方面探讨了《Verilog HDL语言程序设计》的教学改革。     

用Verilog HDL进行FPGA设计的一些基本方法

随着FPGA技术和自动设计工具的进步．数字电子系统设计的方法正在发生变化。越来越多的工程师开始使用硬件描述语言和高级综合工具进行设计、Verilog HDL作为一种流行的硬件描述语言．在数字系统设计特别是FPGA设计中有着广泛的应用。本文主要介绍了用Verilog HDL进行FPGA设计和优化的一些实用方法．最后还介绍了IP核复用技术在FPGA设计中的应用。     

基于Verilog HDL语言的FPGA设计

采用Verilog HDL语言在Ahera公司的FPGA芯片上实现了RISC_CPU的关键部件状态控制器的设计，以及在与其它各种数字逻辑设计方法的比较下，显示出使用Verilog HDL语言的优越性．     

USB中的CRC校验原理及其Verilog HDL语言实现

在数据和控制信息中加上循环冗余码是通用串行总线（USB）协议中一个重要的错误检测措施。接收端通过进行循环冗余校验（CRC），可以检测包在传输过程中是否发生损坏。硬件描述语言Verilog HDL常用于数字电子系统性设计，设计者可用它进行各种级别的逻辑设计。介绍了循环冗余码基本原理、USB协议中的循环冗余校验以及CRC校验的串、并行设计和Verilog HDL代码实现。     

支持并行模拟的Verilog编译技术研究与实现

并行HDL模拟是加速大型复杂的VLSI系统模拟验证的有效方法，支持并行模拟的HDL编译技术是其中的关键技术，文章提出了一种支持并行模拟的Verilog编译技术，编译器将Verilog描述转换成C＋＋代码，最后与并行模拟核心库编译链接生成可执行并行程序。文章将编译器构成，代码生成方法和并行模拟核心库，该技术已经在并行Verilog模拟器ParaVer上实现。     

基于综合实验平台双核计算机的设计与分析

介绍了基于综合实验平台和Verilog HDL怎样设计实现一个八位字长的双核计算机,详细地叙述了设计中遇到的主要难点和设计步骤,以及双核计算机的特色和创新,并对设计的计算机效率进行了简单的分析.     

基于层次化设计的Verilog HDL增量编译方法

根据自顶向下设计方法和使用VerilogHDL设计层次化的特点,提出依据设计层次、以模块为单位的VerilogHDL增量编译方法。利用在语法分析和语义检查时构建的设计层次信息和符号表,根据被修改模块在设计层次中的位置,自动对全部相关模块进行增量编译,同时更新编译结果和重构层次引用关系。在设计VerilogHDL编译器的同时予以实现。通过测试证明对于多模块设计中个别模块的修改,使用增量编译可以显著缩短重新编译的时间开销。     

ASIC设计中基于Verilog语言的inout(双向)端口程序设计

论文详细介绍了基于Verilog硬件描述语言的inout(双向)端口设计方法,提出了一种与实际情况吻合的仿真方法,并通过CMOS图像传感器控制电路设计中一个可综合的设计实例,指出了设计和仿真中应注意的问题。     

用Simulink实现基于FPGA的像素流视频图像边缘检测算法

基于FPGA实现高清、大容量的视频处理的算法具有一定的复杂性,为了更好的用VerilogHDL描述图像处理算法,采用了一种在Simulink中搭建视频图像处理模型,利用MathWorks最新推出的VisionHDLToolbox进行帧到像素流的转化,然后再对图像的实现边缘检测,最后把该算法自动生成VerilogHDL代码的方法,通过利用Simulink和ModelSim进行联合仿真,验证了这种方法的可行性,即可以快速的生成更加准确HDL代码,提高了用HDL描述图像处理算法的速度.     

曼彻斯特编码技术在测井数据传输中的应用研究

基于曼彻斯特码编码技术文章提出一种适用于石油测井下行数据传输链路的设计方案。采用Verilog HDL设计的曼彻斯特编、译码器,在ALTERA公司的QuartusⅡ6．0软件平台上完成了仿真,并在FPGA器件上实现了硬件测试．最后下行数据传输链路的发送端和接收端在6km的电缆模拟器上完成了系统测试。通过计算机仿真和工程实现验证了该设计方法的正确性和实用性。     

硬件描述语言Verilog的建模技术

通过对Verilog语言的导次化建模,门级建模,数据流级建模,行为建模,开关级建模等各个抽象层次的研究,全面阐述了Verilog的建模方法,对于理解,使用和制订我国的Verilog语言标准会有所帮助。