跳频通信系统中频率合成器的研究

对跳频通信系统中的关键部件频率合成器进行了分析,比较了当今流行的几种频率合成器方案－SAW、PLL、DDS＋PLL、DDS的优缺点,重点研究了DDS的性能,分析了其工作原理,并选用AD公司的最新产品AD9851,设计了一个跳频频率合成器方案。     

基于DDS内插PLL的设计分析

对目前常用的几种频率合成方式进行了简单介绍,阐述了直接频率合成、间接锁相环合成(PLL)以及DDS与PLL相结合的多种频率合成方式的优缺点,并着重讨论了DDS内插PLL的频率合成方法。详细阐述和分析了DDS内插PLL频率合成方式的实现方案及关键技术。针对DDS固有杂散讨论了DDS滤波器的设计并得出指导性结论。给出应用于实际电路的测试结果,证实了文中分析的正确性和实用性。     

基于DDS+PLL技术的高频时钟发生器

针对直接数字频率合成(DDS)和集成锁相环(PLL)技术的特性，提出了一种新的DDS激励PLL系统频率合成时钟发生嚣方案。分析了频率合成系统相位噪声和杂散抑制的方法，介绍了主要器件AD9854和ADF4106的性能。     

一种L波段的小步进频率合成器

详细分析了直接数字合成(DDS)和锁相环(PLL)的基本原理、特点及相位噪声特性。将DDS与PLL技术结合,取长补短,可以在不降低杂散性能要求的前提下实现小步进的频率合成器。在此基础上提出了一种DDS+PLL+混频的L波段小步进频率合成器的实现方案。根据方案,选择DDS芯片AD9850和PLL芯片ADF4112来搭建电路。给出了试验测试结果。测试结果表明,在L波段实现了相位噪声-94dBc/Hz@1kHz,杂散抑制-60dBc,频率步进1kHz,验证了该方案的可行性。     

S波段DDS/PLL频率合成技术研究

DDS是一种数字波形合成技术，具有频率转换速度快、频率分辨率高、相位噪声低等优良性能，因此利用DDS作为可变参考源是比较理想的。本文采用DDS作为参考源驱动PLL频率合成器，实现了一个用于S波段遥测接收机的DDS/PLL频率合成器，同时对DDS/PLL频率合成器的输出特性进行了理论分析，并给出了实验结果。     

DDS+PLL混合型频率合成器在短波跳频电台中的应用与分析

将DDS与PLL技术组合,使之优势互补形成的DDS+PLL技术显示了强大的生命力,成为未来频率合成技术的新潮流。本文对在跳频电台中应用的几种DDS+PLL频率合成方案进行了分析,对其中存在的一些问题提出了相应的解决方法     

高分辨率毫米波频率合成器设计

简要介绍了毫米波频率合成器的概况．详细分析了DDS＋PLL各种组合方案的优劣,在此基础上设计了毫米波低相噪,高分辨率频率合成器,克服了DDS输出杂散多、PLL分辨率低的缺点,经过实验验证了其可行性,提升了毫米波通信整机的性能。     

基于DDS的锁相频率合成器设计

提出一种基于直接频率合成技术(DDS)的锁相环(PLL)频率合成器,该合成器利用DDS输出与PLL反馈回路中的压控振荡器(VCO)输出混频,替代多环锁相频率合成器中的低频率子环,使合成器输出频率在89.6~110.4 MHz之间分辨率达1 Hz,并保持DDS相噪、杂散水平不变。结合DDS的快速频率切换和PLL环路跟踪能力,实现信号的快速跳频。本文给出了技术方案,讨论部分电路设计,并对主要技术指标进行理论分析,最后给出了实验结果。     

用DDS激励的双环频率合成器

首先提出两种DDS和PLL相结合的频率合成方案,然后介绍DDS芯片AD9850的基本工作原理、性能特点及引脚功能,给出以它作为参考信号源的双环频率合成器实例,并对该频率合成器的硬件电路和软件编程进行了简要说明。     

基于FPGA的新的DDS+PLL时钟发生器

针对直接数字频率合成(DDS)和集成锁相环(PLL)技术的特性,提出了一种新的DDS激励PLL系统频率合成时钟发生器方案。且DDS避免正弦查找表,即避免使用ROM,采用滤波的方法得到正弦波。     

基于DDS＋PLL一种快速跳频频率合成电路的设计与实现

通过介绍DDS＋PLL的工作原理,综合利用PLL和DDS的优缺点,提出了扫频源频率合成电路设计方案。主要针对具体电路的设计与实现方法进行详细阐述,给出了相应测试数据,并对相关问题进行了分析。     

改善DDS＋PLL频率合成器噪声性能的一种方案

本文在介绍当前通信系统中广泛采用的几种频率合成技术的基础上，针对直接数字式频率合成器(DDS) PLL频率合成器中的DDS输出噪声被数字倍频环放大从而影响频率合成器的噪声性能的问题，提出一种改进的方案。     

基于DDS+PLL频率合成器的设计

对比直接数字频率合成技术(DDS)和锁相环频率合成技术(PLL)的优缺点,提出一种DDS与PLL相结合的频率合成器方案。本文给出了以AD9852和ADF4106实现频率合成器的实例,并对该频率合成器的硬件电路进行了简要说明。     

C频段频率合成器设计

DDS与PLL的组合方式通常有两种,PLL内插DDS和DDS激励PLL的组合方式。本文充分利用了这两种方式的优点,实现了一种能完全覆盖C频段的宽带低相位噪声频率合成源设计。首先在理论分析的基础上给出了设计方案,然后对其可行性进行了论证,最后用实验结果证明了该方案的正确性。     

基于PLL+DDS接收机系统频率合成器的硬件实现

结合PLL和DDS的优点,设计出了基于PLL+DDS方案的接收机系统频率合成器的硬件电路.借助EDA软件ADS和ADISimPLL软件对关键模块进行设计仿真.最后利用Cadence软件完成硬件电路的设计,测试结果表明该频率合成器达到指标要求.     

C波段线性调频信号源的设计

锁相频率合成（PLL）和直接数字频率合成（DDS）相结合的技术广泛应用于信号源的设计。文章采用DDS激励PLL的技术,设计了C波段（5GHz6GHz）线性调频信号源的实现方案,并对信号源的频率建立时间和相位噪声进行了仿真,最后重点研究了基于DDS芯片AD9852的锁相环激励信号源的设计。     

微波DDS-PLL频率合成器研究

本文介绍了采用DDS激励PLL的方案构成微波锁相源，分析设计DDS-PLL频率合成器应注意的问题。以及对杂散抑制技术和PLL的结构进行了总结。     

跳频收发系统中的跳频频率合成器设计

跣频频率合成器是跳频收发系统设计的核心,也是技术实现的一个难点.提出一种应用DDS和PLL实现高速跳频的频率合成设计方案,并对其硬件进行了详细设计,最后对其所能达到的性能指标进行估算.结果表明,该方案能够满足系统设计的要求,其创新点在于把DDS和PLL的优点有机地结合起来实现了高速跳频,摒弃了用直接数字频率合成DDS输出频率不能太高或用锁相环PLL合成频率锁定时间较长的缺点.     

基于DDS＋PLL的X-Band信号源设计

将DDS和PLL技术结合起来,采用DDS直接激励PLL的混合频率合成方案完成了X波段微波变频信号源的设计,一定程度上解决了频率分辨率、频率转换速度和相位噪声的问题,并完成了实机研制、系统联调试验和测试。结果表明,输出信号的频谱和相噪特性良好,达到了预期的要求。     

宽带锁相扫频源设计

根据给出的扫频源设计指标,对PLL＋DDS常用组合方式DDS激励PLL和PLL内插DDS进行了分析比较,确定了一种将两种组合方式的优点充分结合起来新的组合设计方案,并对这种方案进行了可行性分析.分析表明,这种组合方式有效地减小了倍频次数N,实现了宽带低相位噪声,同时利用DDS的超高频率分辨率、高频率精确度、容易实现程控等优点与锁相环良好的窄带跟踪滤波特性相结合,实现了细步长、可程控的宽带扫频功能.实验结果证明了方案的正确性.