DDS的杂散分析及降低杂散的方法

对直接数字频率合成器(DDS)的相位截断杂散、幅度量化杂散及非线性杂散的频谱特征和分布规律进行了定性分析,得到相位截断是DDS输出频谱杂散的主要来源.利用得到的结论提出了合理选择时钟频率的方法,用于抑制DDS输出信号中的相位截断杂散,然后探讨了DDS级联设计的方法,用于降低系统设计中DDS输出信号的杂散,最后进行了计算机仿真,证实了本文方法的可行性.     

DDS幅度量化杂散信号的频谱研究

杂散特性是影响DDS应用和发展的主要因素之一。文中对两类DDS幅度量化杂散信号的特性进行了分析和对比，在此基础上着重对无相位截断杂散时的幅度量化杂散信号进行了DFT分析和波形分析，得到几个关于其频谱特征和功率水平的重要结论，并通过计算机仿真考查了各种DDS参数对信杂比的影响。     

OFDMA系统上行链路频偏的盲估计

本文介绍了直接数字频率合成技术DDS(Direct Digital Frequency Synthesizers)工作原理,分析了其理想频谱;采用信号分析的方法深入研究了DDS存在相位截断和幅度量化时引入的杂散信号频谱分布的规律和性能;定性讨论了DAC非理想性对DDS输出杂散谱的影响.最后进行计算机仿真分析并验证了结论.所得规律性结论为DDS设计和工程应用开发中的参数选取、杂散评估和杂散抑制提供重要的理论依据和经验参考.     

DDS的杂散对比与级联方案的研究

级联是一种通过抑制相位舍位误差来降低DDS输出杂散的设计方案。本文首先对DDS的相位舍位杂散和无相位舍位件下的幅度量化杂散进行了分析和仿真,通过两者在杂散水平和频谱特性上的对比为级联方案的可行性提供理论依据,在此基础上给出两种级联方案,并对方案进行了研究和输出仿真。     

DDS的频谱分析及一种新的ROM压缩方法

首先介绍了直接数字频率合成(DDS)技术的基本结构和理想情况下DDS的输出信号频谱特性,然后分析了实际应用中DDS杂散信号的主要来源,总结出杂散分布规律,尤其对相位截断时杂散信号的频谱特性进行详细的研究,并利用MATLAB进行仿真验证,给出了仿真结果,最后对一种新的数据压缩方法进行了分析和研究,从而改善了杂散频谱质量.     

直接数字频率合成技术杂散信号频谱性能分析

本文介绍了直接数字频率合成技术DDS(Direct Digital Frequency Synthesizers)工作原理,分析了其理想频谱;采用信号分析的方法深入研究了DDS存在相位截断和幅度量化时引入的杂散信号频谱分布的规律和性能;定性讨论了DAC非理想性对DDS输出杂散谱的影响。最后进行计算机仿真分析并验证了结论。所得规律性结论为DDS设计和工程应用开发中的参数选取、杂散评估和杂散抑制提供重要的理论依据和经验参考。     

DDS相位舍位杂散信号的频谱分析

杂散特性限制着直接数字频率合成（DDS）技术的应用和发展,其中相位舍位、幅度量化和DAC的非理想特性等是影响DDS输出频谱质量的主要杂散源。文中主要研究相位舍位对DDS输出频谱的影响,首先通过离散傅里叶变换将任意的频率控制字转化为频率控制字为1来对DDS的输出信号进行频谱分析,然后由DDS的输出序列入手深入研究了相位舍位时DDS输出频谱的特性,得到的DDS输出频谱的数学模型精确、简单。     

DDS杂散抑制技术的研究与实现

杂散特性是影响直接数字频率合成器(DDS)应用和发展的主要因素之一.对理想DDS杂散的特性进行了分析,在此基础上给出了DDS杂散的来源,详细讨论了延时叠加、相位扰动等抑制杂散的方法.并采用相位扰动和延时叠加相结合的方法在FPGA上完成了DDS的设计,得到了理想的正弦波形,其波形平滑,频谱纯正,抑制效果良好.     

DDS频谱杂散分析及其抑制研究

杂散特性是制约DDS（直接数字频率合成）技术进一步应用和发展的重要因素,其相位舍位、幅度量化和DAC（数模转换器）的非理想特性等是影响DDS输出频谱质量的主要杂散源。文中对DDS输出的理想频谱进行了分析,介绍了相位舍位、幅度量化和DAC的非理想特性等杂散源对DDS输出频谱质量的影响;针对杂散源对DDS输出频谱质量的影响,总结了抖动注入法、延时叠加法、数据压缩法等几种抑制杂散的方法,对DDS技术的工程应用具有参考价值。     

DDS信号的杂散及抑制分析

DDS（直接数字频率合成器）技术由于有诸多优点而得到广泛的应用。但因其固有的数字特性,使其输出信号存在大量的杂散,如何抑制DDS技术产生的杂散问题,是当前研究的热点问题之一。文中在介绍DDS工作原理的基础上,分析了其输出频谱杂散的来源,进而提出了几种抑制杂散的方法,通过加扰动源破坏杂散的周期性,压缩数据和增大ROM的相对容量等,有效地改善了DDS频谱质量,对基于DDS技术的频率源的设计有一定的实用性和指导意义。     

基于FPGA的DDS设计及实现

针对DDS频率转换时间短,分辨率高等优点,提出了基于FPGA芯片设计DDS系统的方案。该方案利用Altera公司的QuartusⅡ开发软件,完成DDS核心部分即相位累加器和ROM查找表的设计,可得到相位连续、频率可变的信号,并通过单片机配置FPGA的E^2 PROM完成对DDS硬件的下栽,最后完成每个模块与系统的时序仿真。经过电路设计和模块仿真,验证了设计的正确性。由于FPGA的可编程性,使得修改和优化DDS的功能非常快捷。     

C频段频率合成器设计

DDS与PLL的组合方式通常有两种,PLL内插DDS和DDS激励PLL的组合方式。本文充分利用了这两种方式的优点,实现了一种能完全覆盖C频段的宽带低相位噪声频率合成源设计。首先在理论分析的基础上给出了设计方案,然后对其可行性进行了论证,最后用实验结果证明了该方案的正确性。     

宽带锁相扫频源设计

根据给出的扫频源设计指标,对PLL＋DDS常用组合方式DDS激励PLL和PLL内插DDS进行了分析比较,确定了一种将两种组合方式的优点充分结合起来新的组合设计方案,并对这种方案进行了可行性分析.分析表明,这种组合方式有效地减小了倍频次数N,实现了宽带低相位噪声,同时利用DDS的超高频率分辨率、高频率精确度、容易实现程控等优点与锁相环良好的窄带跟踪滤波特性相结合,实现了细步长、可程控的宽带扫频功能.实验结果证明了方案的正确性.     

一种高效实用的直接数字频率合成器的设计和实现

在介绍DDS原理和特点的基础上，充分利用正弦函数的对称性，给出了DDS的一种实现方案，详细阐述了用FPGA实现该方案的方法，文章的最后给出了仿真结果。     

基于FPGA的DDS信号发生器的设计与实现

针对专用DDS芯片功能单一的缺点,提出了基于FPGA的DDS信号发生器的设计方案。利用Xilinx公司的ISE完成了系统核心部分数控振荡器的设计,其中波形存储器通过调用IP核实现,方便且集成度高。通过功能模块仿真与最终完整电路测试,表明基于FPGA的DDS信号发生器稳定度高,分辨率高以及转换速度快,而且能够输出任意波形的信号。由于FPGA实现软核处理器,因此可以方便地对DDS进行修改与优化,具有无与伦比的灵活性。     

Ka波段频率合成器设计

提出了一种Ka波段低杂散、捷变频频率合成器设计方案.该方案采用直接数字合成(DDS)+直接上变频的频率合成模式,DDS1产生360～600 MHz低杂散中频信号,DDS2产生波形信号.经过4次上变频、分段滤波、放大后,该方案实现了宽带、低杂散、捷变频频率合成器的设计,为系统提供本振信号、激励信号等.根据设计方案,制作了...     

一种L波段的小步进频率合成器

详细分析了直接数字合成(DDS)和锁相环(PLL)的基本原理、特点及相位噪声特性。将DDS与PLL技术结合,取长补短,可以在不降低杂散性能要求的前提下实现小步进的频率合成器。在此基础上提出了一种DDS+PLL+混频的L波段小步进频率合成器的实现方案。根据方案,选择DDS芯片AD9850和PLL芯片ADF4112来搭建电路。给出了试验测试结果。测试结果表明,在L波段实现了相位噪声-94dBc/Hz@1kHz,杂散抑制-60dBc,频率步进1kHz,验证了该方案的可行性。     

基才SA605和AD9850的接收电路设计及应用

介绍了Philips公司通信专用器件SA605的基本功能及特性，并基于SA605，与当前飞速发展的DDS技术相结合，设计了一种简洁实用的RF信号接收方案。该方案可用于空间信号检测仪接收端。详细阐述了电路实现中的若干问题及其解决方法。     

基于AVR和FPGA高精度数字式移相发生器的设计

提出一种结合AVR单片机和采用FPGA实现直接数字频率合成(DDS)的数字式移相信号发生器的新方案。采用FPGA实现的DDS与专用DDS集成芯片相比,其灵活性更好,可生成任意波形,频率分辨率高,转换速度快,稳定性好,精度高,且均可对频率、相位、幅度实现程控,重要的是他作为IP核具有更大的可移植性。