基于FPGA的HEVC后处理CNN硬件加速器研究

针对高效视频编解码标准中后处理CNN算法在通用平台运行时产生的高延时缺点,提出一种基于现场可编程逻辑门阵列（FPGA）的后处理卷积神经网络硬件并行架构。提出的并行架构通过改进输入与输出缓冲的数据并发过程,调整卷积模块整体并行度,加快模块硬件流水。实验结果表明,基于本文所提出的并行架构设计的CNN硬件加速器在Xilinx ZCU102上处理分辨率为176×144视频流,计算性能相当于每秒360.5 GFLOPS,计算速度可满足81.01 FPS,相比时钟频率4 GHz的Intel i7-4790K,计算速度加快了76.67倍,相比NVIDIA GeForce GTX 750Ti加速了32.50倍。在计算能效比方面,本文后处理CNN加速器功耗为12.095 J,能效比是Intel i7-4790K的512.90倍,是NVIDIA GeForce GTX 750Ti的125.78倍。     

An FPGA-based architecture for a local tone-mapping operator

This paper presents an FPGA-based architecture for local tone mapping of gray scale high dynamic range images. The architecture is described in VHDL and has been synthesized using Altera Quartus tools. It achieves an operating frequency consistent with a video rate of 60 frames per second for a frame of 1,024 × 768 pixels. The proposed architecture is a modification of the nine-scale Reinhard operator. Approximations to the original Reinhard operator ensure that the operator is amenable to implementation in hardware. A peak signal-to-noise ratio study shows that our fixed-point hardware approximation produces results similar to a floating-point original.

基于FPGA的并行DDS

介绍一种提高直接数字合成器(DDS)系统时钟频率的并行处理方法。给出了一个基于现场可编程门阵列(FPGA)的具有400MHz系统时钟频率DDS电路的实现方法和实验测试结果。采用直接中频输出方式,输出频率范围250MHz～350MHz,频率分辨率6Hz,寄生信号抑制50dB。该DDS电路具有接口简单、使用灵活等优点,可用于雷达、电子战领域的宽带信号产生。     

Using eigencolor normalization for illumination-invariant color object recognition

Color is one of salient features for color object recognition, however, the colors of object images sensitively depend on scene illumination. To overcome the lighting dependency problem, a color constancy or color normalization method has to be used. This paper presents a color image normalization method, called eigencolor normalization, which consists of two phases as follows. First, the compacting method, which was originally used for compensating the adverse effect due to shape distortion for 2-D planar objects, is exploited for 3-D color space to make the color distribution less correlated and more compact. Second, the compact color image is further normalized by rotating the histogram to align with the reference axis computed. Consequently, the object colors are transformed into a new color space, called eigencolor space, which reflects the inherent colors of the object and is more invariant to illumination changes. Experimental results show that our eigencolor normalization method is superior to other existing color constancy or color normalization schemes on achieving more accurate color object recognition.     

一种基于FPGA的高速自整角机数字解算方法

自整角机是广泛应用于轴角测量系统中一种非常重要的测量元件,现场可编程逻辑门阵列(FP-GA)技术近几年的发展使得利用硬件描述语言实现信号的快速实时处理成为可能。设计采用Spartan-3系列的XC3S400芯片,根据自整角机输出信号的特点和角度测量原理,利用Verilog HDL语言编程完成控制逻辑和自整角机角信息的解算。应用坐标旋转数字计算机(CORDIC)算法在FPGA中实现了反正切函数的计算,并引入改进的CORD IC算法以提高运算速度,节省硬件资源。经过测试,达到0.01°的轴角解算精度,角度解算区间达到[-360°,360°],并且,在不同的角度偏移量和不同的轴初始位置情况下都能获得满意的结果。     

基于FPGA的高性能可编程数据平面研究综述

可编程数据平面(PDP)一方面支持网络应用的卸载与加速, 给网络应用带来了革命性的发展机遇; 另一方面支持新协议、新服务的快速实现和部署, 促进了网络创新和演进, 是近年来网络领域的研究热点. FPGA因其通用的计算架构、丰富的片内资源和扩展接口提供了多种可编程数据平面的具体实现, 支持更广范围的应用场景. 同时, FPGA还为探索更通用的可编程数据平面抽象提供了可能. 因此, 基于FPGA的可编程数据平面受到了学术界与产业界的广泛关注. 首先分类别阐述基于FPGA的可编程数据平面(F-PDP)抽象. 接着, 介绍基于F-PDP快速构建网络应用的关键技术的研究进展. 之后, 介绍基于F-PDP的新型可编程网络设备. 此外, 从提升网络性能、构建网络测量框架以及部署网络安全应用这3个方面, 详细梳理近年来基于F-PDP的应用研究成果. 最后, 探讨F-PDP未来可能的研究趋势.     

A note on unscrambling address lines

A writer stores some data in memory accessible via address lines. If an adversary permutes the address lines after the writer leaves the message, then how can a reader find the permutation? This is the so-called unscrambling address lines problem of Broder et al. [SODA'99, 1999, pp. 870-871]. By a divide-and-conquer approach, we give a very simple algorithm to recover the permutation. Our method is much easier to understand than Broder et al.'s previous ad hoc solution.     

基于FPGA的乘法器实现结构分析与仿真

现场可编程门阵列(FPGA)的快速发展为数字信号处理(DSP)系统设计提供了一种新的解决方案，而乘法运算是DSP领域内的一种基本运算，应用极为广泛，对乘法运算基于FPGA的实现结构进行研究具有重要意义。本文分析乘法运算的特点，给出了几种适应FPGA实现的乘法器结构。并在Xilinx公司的ISE 4．1i软件环境下，采用VHDL和VIRELOG硬件描述语言进行了设计实现并对其性能进行了比较分析。     

一种专用型无线HUB的FPGA仿真与实现

以实现小型足球机器人无线通信系统单进多出的网络拓扑结构为目的,提出了一种应用于该无线通信系统的专用型无线HUB的FPGA设计与实现.针对该无线HUB的功能需求分析,介绍和讨论了系统的总体架构设计.详述了串口和无线SPI、帧同步、寻址模块、流控和帧处理模块的FPGA设计方法.仿真调试和仔细分析了流控管理单元和帧处理单元的设计.仿真调试的结果和分析说明:该设计逻辑清晰、时序正确,给予通信以充分的保障.     

AdaBoost高速并行字符识别算法应用

针对常用字符识别速度和精度矛盾的问题,提出了改进的AdaBoost字符识别算法。利用先验知识的稳定特征将字符集进行完全二分类,在此基础上分别训练级联的分类器,在充分的样本学习后可得到较高的识别正确率。针对AdaBoost算法的计算量大,用纯软件实现难以满足工业应用的实时性要求,根据其大量的乘累加运算相似性,基于积分图像和FPGA的并行结构来快速实现。实验结果表明,该算法能够满足印刷质量在线检测系统的识别正确率和实时性要求。     

Evolutionary circuit design for fast FPGA-based classification of network application protocols

The evolutionary design can produce fast and efficient implementations of digital circuits. It is shown in this paper how evolved circuits, optimized for the latency and area, can increase the throughput of a manually designed classifier of application protocols. The classifier is intended for high speed networks operating at 100 Gbps. Because a very low latency is the main design constraint, the classifier is constructed as a combinational circuit in a field programmable gate array (FPGA). The classification is performed using the first packet carrying the application payload. The improvements in latency (and area) obtained by Cartesian genetic programming are validated using a professional FPGA design tool. The quality of classification is evaluated by means of real network data. All results are compared with commonly used classifiers based on regular expressions describing application protocols.     

FPGA的设计与开发

FPGA技术是近几年发展起来的新的电路实现技术,正广泛地应用于各种数字系统中。因此,了解FPGA的特点,掌握它的设计编程方法,熟悉使用开发系统和辅助设计工具是非常重要的。本文就这些方面的问题分别加以论述。     

一种KNN算法的可重构硬件加速器设计

设计并实现了一种可快速运算基于哈尔小波变换的KNN(Knearest neighbors)算法且具备可重构能力的硬件结构.该硬件结构通过增减哈尔小波变换组件即可适应不同维度样本的哈尔小波变换;对同样维度样本的计算则可以通过调整并行度满足对逻辑资源和处理时间的不同需求,克服了现有软件KNN计算速度慢、硬件实现的KNN不够灵活的缺陷.通过在Xilinx VC707 FPGA开发板上实现该硬件结构,实验结果展示了不同维度及并行度下算法实现在逻辑资源耗费及运算时间方面的变化.此外,将该硬件结构作为一种高质量轮廓提取算法硬件加速器的纹理分类模块时,在保持计算准确度的情况下获得了远高于软件运行的速度.     

基于支持向量机分数等级融合的虹膜识别方法

提出了一种使用支持向量机（Support Vector Machine,SVM）的分数等级融合的虹膜识别方法。通过对虹膜纹理采用小波包分解,选择最高能量区域和次高能量区域提取特征向量,与注册入库的虹膜特征向量计算出海明距离。最后融合两个海明距离输入SVM进行识别。该方法减少输入支持向量机的维数。实验结果表明,该法提高了识别率,能够有效地应用到身份鉴别系统中。     

基于FPGA的高速高质量图像旋转

为了进行高质量、高速的图像旋转变换 ,通过对传统图像旋转矩阵的分解 ,将图像在二维空间中的旋转运算分解成为三次一维空间内的平移运算 ,从而将用于图像旋转运算的二维插值运算简化为在一维空间中进行的一维插值运算。为了保证图像旋转后的质量 ,采用 3阶 B-样条对每次平移后像素点的灰度值进行插值运算 ,并提出了一种基于 IIR和 FIR数字滤波器的 3阶 B-样条插值法的高速实现方案 ;最后针对 2 5 6灰度级 ,2 5 6× 2 5 6像素的图像设计出一种基于 FPGA的高速、高质量的硬件图像旋转及显示系统     

基于步态能量图的KPCA和SVM的步态识别方法

采用了一种基于步态能量图（GEI）的步态特征提取方法,主要是通过得到的步态侧影图像进行规格化并进行周期分析,然后提取其步态能量图。同时针对传统主成分分析（PCA）方法只能处理线性和服从指数型分布的情况,提出了采用基于核方法的主成分分析（KPCA）来对数据进行特征降维,然后采用泛化能力较强的分类器SVM来对特征进行识别。应用上述方法在CASIA数据库上进行了实验,结果表明采用上述方法取得了较理想的效果。     

采用精选Gabor小波和SVM分类的物体识别

提出了一种基于Gabor小波和支持向量机的物体识别通用框架. 在该框架中, 特征抽取采用选取的Gabor小波在物体的最佳位置卷积实现, 而分类则通过支持向量机实现. 相比传统的基于Gabor特征的识别系统, 该方法能够同时达到准确而快速的分类目的. 本论文成功地将该框架应用于两个实际的物体识别例子: 物体/非物体分类和人脸识别. 实验结果证明了所提出的方法相对于其它方法的优越性.     

基于LPC总线的FPGA高速初始化配置系统设计

介绍了一种FPGA初始化配置的方法。根据FPGA配置的基本原理,基于LPC总线协议,采用CPLD Super-Flash模式。以高速Flash芯片49LF008A作为配置数据的存储器件,对CPLD器件XC95144编程产生实现初始化配置的时序逻辑,并实现LPC总线接口控制功能。设计出的基于LPC总线的配置电路,由于采用从并模式和存储芯片的高速读取,使得FPGA初始化配置速度得到极大提高,配置电路得到简化,同时实现配置系统成本降低的外在需求。     

基于蚁群算法和特征融合的空间目标分类

针对支持向量机核参数和误差惩罚因子较难选择以及采用单一特征分类效果较差的问题,提出了一种基于蚁群算法与特征融合的空间目标分类算法,克服了以往反复试验以确定其参数的缺点,优化了特征。该方法分类正确率达90%左右,与采用单一特征分类的结果相比,效果较好。验证了方法的有效性。     

复杂物理模型仿真的多进程流水线方法*

介绍了一种利用并行运算解决高维度、非线性、强耦合系统模型仿真问题的方法。该方法以现场可编程门阵列(FPGA)技术为依托,在流水线设计思想的基础上,利用所提出的流水线算子概念实现了从非线性常微分方程向流水线数据通路的转换过程。该方法为在FPGA上设计模拟各种复杂物理模型的流水线数据通路提供了一种简单有效的解决方案。