浮点加法运算器前导1预判电路的实现

提出了一种应用于浮点加法器设计中前导1预判电路(LOP)的实现方案。此方案的提出是针对进行浮点加减运算时,尾数相减的结果可能会产生若干个头零,对于前导1的判断将直接影响规格化左移的位数而提出的。前导1的预判与尾数的减法运算并行执行,而不是对减法结果的判断,同时,并行检测预判中可能产生的1位误差,有效缩短了整个加法器的延时。LOP电路设计采用VHDL语言门级描述,已通过逻辑仿真验证,并在浮点加法器的设计中得到应用。     

"前导零预测——并行修正"算法中错误的分析和修正

前导零预测(又称前导-预测)逻辑电路是提高浮点加法器性能的关键.Bruguera和Tomas Lang提出了一种并行修正的算法.该算法结构清晰,且能减少预测的延时.但是该算法存在一个设计失误从而将导致错误的结果.于是分析了错误形成的原因,改进了算法并证明了改进的正确性.     

两种基于FFO的前导零检测算法

前导0检测(LZD)是浮点加法运算的关键步骤,设计高速的前导0检测算法对提高浮点加法器性能具有重要意义。本文针对64位高性能微处理器浮点运算部件的应用需求,设计并实现了两种基于FFO的前导0检测算法,并对其进行了分析比较。综合结果表明,改进的并行LZD算法具有更高的检测性能,并且通过提前计算出规格化字节移位量,将前导0检测和规格化中的粗粒度移位并行化,进一步减少了整个浮点运算部件的延迟。     

快速浮点加法器的FPGA实现

讨论了3种常用的浮点加法算法，并在VirtexⅡ系列FPGA上实现了LOP算法。实验结果表明在FPGA上可以实现快速浮点加法器，最高速度可达152MHz，资源占用也在合理的范围内。     

浮点加法器电路设计算法的研究

介绍了浮点加法器电路设计的基本算法,阐述了近年来有关浮点加法器电路设计算法研究的成果。对目前所普遍采用的Ｔｗｏ－Ｐａｔｈ算法及其改进算法进行了详细地分析。描述了快速规格化的关键技术——前导１的预判的基本原理。最后提出了一种进一步改进Ｔｗｏ—Ｐａｔｈ算法的方案。     

快速浮点加法器设计研究

浮点加法器处于浮点处理器的关键路径,为提高浮点加法器的速度,对浮点加法器的关键部分进行了研究：采用了预测执行,并行运算技术。引用混合加法器,前导“1”检测采用快速的LOPV电路实现,混合加法器由输出选择电路对“ lulp”操作进行合并,提高了运算速度,这些技术在双精度FPU和24位浮点DSP中应用得到了理想的效果。     

前导0预测算法前缀模型的研究与实现

前导0预测算法对浮点加法运算的研究非常重要,通过对现有浮点加法分析发现,前导0预测模块处于运算的关键路径,提高前导0预测模块的性能会使整体性能提高。从前缀计算角度提出一系列的定义、定理,并证明了前导0检测算法本质上都可以归结为前缀计算问题,从而该问题可以采用二分递归方法求解。在前导0预测过程中,首先通过对加法运算量做"借位留存"的减法,把两个运算量的预测转换为{1,0,-1}数字字符集上的数字串的特征检测问题。接着采用消除连续"-1"串的重编码技术得到一种统一的位串形式。最后设计出基于位串构成形式前导0位数的二分递归判断方法。     

基于FPGA的祖冲之算法硬件实现

为在现场可编程门阵列(FPGA)平台上更高效地实现祖冲之算法,提出一种新的硬件实现方法。利用祖冲之算法的迭代特性、并行特性以及模加的性质,减少加法器的使用数量,包括使用资源占用少、延时少的简单加法器替代资源占用多、延时长的进位保留加法器以及mod(231-1)加法器,实现祖冲之算法关键路径中多次mod(231-1)加法运算。使用QuartusⅡ与ISE软件进行了仿真验证,结果表明,该方法在芯片资源占用仅为305个slice的情况下达到了5.322 Gb/s的吞吐量,与目前已有的最优实现方法相比,芯片资源占用减少了近23%,单位面积的吞吐量提高了25.9%,可以在减少芯片硬件资源占用的同时快速实现ZUC算法。     

高性能桶形整数加法器的设计

为了提高加法器的运算速度,提出了一种新型并行整数加法算法——桶形整数加法算法。该加法器以半加器为基础,将并行与迭代反馈思想相结合,根据每轮迭代后进位链的值判断是否已经累加结束,可以在保持低功耗的同时提高运算速度。仿真结果表明,该桶形整数加法器在面积少量增加的基础上,速度提高明显。     

E-Band通信系统中高速RS编译码设计与验证

针对E-Band通信系统中高速数据传输对纠错码的要求,设计了并行高速RS编译码器。通过DAA算法优化脉动阵列编码器结构,采用共用DCME算法中的解关键方程方案减少加法器等单元数目,优化后的译码时延只有传统ME算法的20%。仿真结果表明,优化后的RS(255,239)编译码方案具有实现简单、复杂度低、纠错性能优异等特点,满足系统高速率性能需求。     

论广东省产业主导权战略与提升路径

本文提出广东现阶段产业转型升级的战略目标就是要逐步确立起国际层面的产业主导权，通过国际产业主导权的确立提升广东的全球价值链地位和影响控制能力，全面提升产业竞争力和综合经济实力。     

数字化制造设备引导数据传输准确性矫正仿真

针对当前数字化制造设备引导数据传输矫正技术准确度较低的问题,提出一种新型引导数据矫正技术。从传输带宽入手,以当前数据传输路径缓冲区、传输时延为核心因素,对当前引导传输路径进行综合评估,根据数据传输路径的差异评估结果,对传输数据子流进行分组,确定当前缓存开销的实际数据极值;采用SOD数据计算方法,计算路径传输开销上限,对当前传输路径进行有序规划;通过构建最小化的路径迁移负荷比重分配函数,进行数字化制造设备引导数据的目标数据自适应迁移,实现数据传输准确性的矫正。通过仿真,得出设计的矫正方法能够有效提高位置空间数据传输准确度与区域采样传输准确,对数字化制造业具有重要作用。     

1:1 online tuition: a review of the literature from a pedagogical perspective

This paper outlines the findings of a review that examined the literature around current practice in one‐to‐one online tuition in schools and higher education. It summarizes the purposes, contexts, scope, and methods of 17 core studies identified through a systematic literature search. It then uses a conceptual framework focusing on pedagogical innovation to explore the findings of the core studies, a discussion that is also informed by the consideration of a number of contextual studies exploring group online tuition and online learning more generally. The paper concludes by suggesting that the development of one‐to‐one online tuition has been constrained by comparisons with face‐to‐face approaches and that more research is needed to map its characteristics and potential in more detail as technology continues to evolve.     

领导干部考核评价系统的设计与实现

为了解决目前领导干部考核工作中存在的工作量巨大、评价结果客观性受人为因素影响和数据难以深度利用的弊端,系统从基本信息管理、民主测评民意调查、数据分析及报表三个主要功能模块入手,采用Microsoft．Jet．OLEDB．4．0数据库的搜索引擎,设计并完成了基于．NET的领导班子及干部考核评价系统,在一定程度上实现了干部考核评价工作的客观性、全面性、准确性,降低了考核工作的成本。     

“项目导入式”在线虚拟仿真实验教学的研究与实践

利用现代化教学手段全程在线开展实验教学,对实践类课程是史无前例的挑战。以工程应用为背景,开展“项目导入式”在线虚拟仿真教学,践行OBE教育理念,将项目贯穿于教学过程始终,优化重组教学内容,从教学模式、教学设计、考核评价三个方面在教学实践中实施,实现了“以教为主”到学生“以学为主”的转变。实践证明,学生的实践操作、应用技能和创新能力得到提高,激发学生学习积极性成效显著。     

辽宁省装备制造业产业结构优化基准研究

为实现装备制造业产业结构的高度化和合理化,必须对装备制造业产业结构的优化基准进行探究,优化基准明确后才能根据装备制造业产业结构的总体规划,确定某一经济时空下的主导装备产业、装备产业发展的序列及产业结构成长的方向和基本态势。本文在研究区域装备产业优化选择时以定量选择基准为主,同时结合定性基准进行了实证研究。     

FPGA上浮点加/减法器的设计

浮点加减运算是现代数字信号处理应用中非常频繁的操作,介绍了字长为20位的TIDSP浮点数在VirtexTM-E系列FPGA上的实现,这种设计在用三拍实现浮点加减运算时,速度达到了80M以上。     

一种改进的浮点乘加器结构的延时分析*

针对一种改进的浮点乘加器结构,对关键路径的延时进行定量的估算,并将其与传统乘加器结构的延时进行比较。     

一维下料的改进遗传算法优化

针对一维下料优化问题,在对一维下料方案数学模型分析的基础上,提出了基于改进遗传算法的优化求解方案。主要思想是把零件的一个顺序作为一种下料方案,定义了遗传算法中的关键问题:编码、解码方法、遗传算子和适应度函数的定义。该算法设计了一种新颖的遗传算子,包括顺序交叉算子、线性变异算子、扩展选择算子。根据这一算法开发出了一维下料方案的优化系统。实际应用表明,该算法逼近理论最优值,而且收敛速度快,较好地解决了一维下料问题。     

一一对应人脸自动识别身份验证的方法与应用

为实现人脸自动识别科技成果的广泛应用,本文规避现有的人脸自动识别的缺陷与不足,借鉴其成熟技术,提出在固定背景和光照的条件下,采用一对一比对,在＂合作用户＂领域中将人脸自动识别应用于身份验证的新方法。通过对人脸自动识别现有成熟技术、发展趋势和发展前景的论证,得出一一对应人脸自动识别身份验证的方法的技术路线完全可行,值得推广应用的结论。