基于FPGA的FFT算法硬件实现

设计了一种基于FPGA的1 024点16位FFT算法,采用了基4蝶形算法和流水线处理方式,提高了系统的处理速度,改善了系统的性能。提出了先进行前一级4点蝶形运算,再进行本级与旋转因子复乘运算的结构,合理地利用了硬件资源。对系统划分的各个模块使用Verilog HDL进行编码设计。对整个系统整合后的代码进行功能验证之后,采用Quartus Ⅱ与Matlab进行联合仿真,其结果是一致的。该系统既有DSP器件实现的灵活性又有专用FFT芯片实现的高速数据吞吐能力,在数字信号处理领域有广泛应用。     

基于CORDIC算法2K点FFT处理器的硬件设计

本文讨论了采用FPGA硬件实现高速实时2K点FFT处理器的设计方案。选择了将基4和基2分解揉合的DIF算法作为实现算法。并采用CORDIC算法代替传统的乘法-累加单元，使得FFT中的三角函数计算只需加减和移位操作来实现。整个处理器采用流水线结构，并且有两个RAM分别轮流作为输入缓存和每一级的中间运算结果存储器。     

CORDIC算法在DSP算法硬件实现中的应用进展

CORDIC算法被广泛应用于数字信号处理算法的硬件实现中。由于它将许多复杂的算术运算化成简单的加法和移位操作，因此它在许多DSP算法的硬件实现中都有着极为重要的意义。有了它，许多难于实现而又极具应用价值的算术函数的硬件实现成为了可能。本文首先介绍了CORDIC算法的理论概要，然后给出了CORDIC算法在国内外的应用现状。最后，给出了作者自行设计的基于CORDIC算法的可参数化的FFT模型。     

1M点FFT算法的FPGA设计与实现

采用可编程门阵列（FPGA）实现FFT算法,增加了信号处理的实时性。针对高速宽带信号的谱分析,提出了一种采用FPGA计算1M点FFT的实现方法,并对运算结果进行了测试验证。该成果同样适用于窄带信号的细微特征分析。     

FFT算法的FPGA实现

在信号处理中,FFT占有很重要的位置,其运算时间影响整个系统的性能。传统的实现方法速度很慢,难以满足信号处理的实时性要求。针对这个问题,本文研究了基于FPGA芯片的FFT算法,把FFT算法对实时性的要求和FPGA芯片设计的灵活性结合起来,采用Alter公司的CycloneⅡ系列FPGA芯片EP2C35F672C8,用VHDL语言编程,最后分别使用Quartus Ⅱ和Matlab软件开发工具验证实现。     

基于VHDL语言实现FPGA设计

介绍采用VHDL语言在现场可编程门阵列器件(FPGA)上实现通用芯片8255的设计,并简要介绍8255的结构,给出VHDL语言设计程序。     

基于CORDIC算法的IIR数字滤波器硬件设计

IIR数字滤波器广泛应用于各种数字信号处理系统，本文从坐标旋转公式出发，说明了CORDIC算法的原理。并且基于CORDIC算法重构了IIR数字滤波器的实现模型，在保证性能的条件下，很大程度上减小了硬件的花费，并且通过ModelSim5．7和Synplify进行仿真综合，验证了设计的正确性和有效性。     

Unfolding算法实现的高速并行CRC电路的VLSI设计

文章通过分析Unfolding算法和被广泛应用的串行CRC校验电路，提出了一种新的高速并行CRC电路，给出了推导过程，并对它的优缺点进行了讨论。     

基于折叠变换的CORDIC算法实现

在现代数字信号处理领域中,CORDIC算法是一种重要的数学计算方法。该算法采用一种迭代的方式,运算简便,被广泛应用于乘除法、开方以及一些三角函数运算当中。但CORDIC算法需要较高的迭代级数以保证运算精度,在进行FPGA实现时仍然会消耗较多的硬件逻辑资源。为进一步减少CORDIC算法实现时的资源消耗,设计并实现了一种基于折叠变换的CORDIC算法。相比传统的流水结构CORDIC算法,该折叠结构的CORDIC算法消耗的硬件资源大大减少。文中给出了这一方法的实现结构,并给出了仿真结果。     

基于CORDIC算法的直角坐标与球面坐标变换电路的FPGA实现

在介绍CORDIC算法原理的基础上,提出了基于CORDIC算法的直角坐标与球面坐标变换电路的工作原理,并结合现场可编程门阵列(FPGA)的特点,给出了变换电路的FPGA实现方法,最后利用QuartusⅡ软件进行了直角坐标到球面坐标变换电路的编程实现和时序仿真,并在EP2S90F102014上验证了设计的有效性和可靠性     

基于CORDIC的一种高速实时定点FFT的FPGA实现

本文论述了一种利用CORDIC算法在FPGA上实现高速实时定点FFF的设计方案。利用CORDIC算法来实现复数乘法，与使用乘法器相比降低了系统的资源占用率，提高了系统速度[1]。设计基于基4时序抽取FFT算法，采用双端口内置RAM和流水线串行工作方式。本设计针对256点、24位长数据进行运算，在XilnxSpartan2E系列的xc2s300e器件下载验证通过，完成一次运算约为12μs，可运用于高速DSP、数字签名算法等对速度要求高的领域。     

一种基于CORDIC算法的复乘模块设计及其FFT应用

FFT中复数乘法实现的一般做法是将旋转因子的值预先存放在指定的ROM内.这不仅占用大量的FPGA内部资源,也不利于变换速度和精度的提高.基于CORDIC算法,设计了一种能实时计算旋转因子值的高效复乘模块,在节约ROM资源的同时,兼顾速度与精度的需要,很好地解决了上述问题.理论论证和仿真结果均表明,该设计可行,具有一定的实际意义和应用前景.     

基于FPGA的可扩展高速FFT处理器的设计与实现

本文提出了基于FPGA实现傅里叶变换点数可灵活扩展的流水线FFT处理器的结构设计以及各功能模块的算法实现,包括高组合数FFT算法的流水线实现结构、级间混序读/写RAM地址规律、短点数FFT阵列处理结构以及补码实现CORDIC算法的流水线结构等。利用FPGA实现的各功能模块组装了64点FFT处理器。从其计算性能可知,在输入数据速率为20MHz时,利用此结构实现的FFT处理器计算1024点FFT的运算时间约为52μs。     

高速并行FFT的FPGA实现

简要介绍了 FFT的分类,对比了其结构特点及实现复杂度,结合项目实现的需求,从中选择了一种适合 FP-GA高速并行实现的算法。在此基础上,推导了20点 FFT的实现方式,并且根据实际需求,可以采用此方法设计多种非基2FFT实现,甚至通过级联可完成大点数 FFT的设计实现,具有模块化、灵活可变的特点。结合 MATLAB仿真对FPGA实现结果进行了对比分析,并以图形化方式显示了对比结果,说明了方法可行、有效。     

Configurable Floating-Point FFT Accelerator on FPGA Based Multiple-Rotation CORDIC

Fast Fourier transform (FFT) accelerator and Coordinate rotation digital computer (CORDIC) algorithm play important roles in signal processing.We propose a conflgurable floating-point FFT accelerator based on CORDIC rotation,in which twiddle direction prediction is presented to reduce hardware cost and twiddle angles are generated in real time to save memory.To finish CORDIC rotation efficiently,a novel approach in which segmentedparallel iteration and compress iteration based on CSA are presented and redundant CORDIC is used to reduce the latency of each iteration.To prove the efficiency of our FFT accelerator,four FFT accelerators are prototyped into a FPGA chip to perform a batch-FFT.Experimental results show that our structure,which is composed of four butterfly units and finishes FFT with the size ranging from 64 to 8192 points,occupies 33230(3％) REGs and 143006(30％)LUTs.The clock frequency can reach 122MHz.The resources of double-precision FFT is only about 2.5 times of single-precision while the theoretical value is 4.What's more,only 13331 cycles are required to implement 8192-points double-precision FFT with four butterfly units in parallel.     

流水线CORDIC算法的FPGA实现

坐标旋转计算机（CORDIC）算法可以将多种难以用硬件电路直接实现的复杂运算分解为统一的简单移位、加法运算,然后逐次逼近结果。这种方法很好地兼顾了精度、速度和硬件复杂度,因而在数字信号处理领域得到了广泛应用。首先简要介绍了CORDIC算法的原理,然后基于现场可编程门阵列（FPGA）实现了流水线结构的CORDIC算法,仿真结果表明,其输出误差很小,与理论值基本一致。     

CORDIC算法硬件电路实现及改进

文章提出了一种新的基于CORDIC算法的硬件电路实现方法。首先介绍CORDIC算法及其原理,然后介绍了CORDIC算法的16级流水线结构硬件电路实现,最后介绍了一种新的改进型实现方法,可以有效在兼顾16级流水线结构的高实时性优点的同时,解决CORDIC算法本身对角度范围的限制问题,同时在某种意义上也降低了电路的复杂度。     

基于CORDIC算法的DDS实现

直接数字频率合成(DDS)技术在软件无线电方面有着广泛的应用,而坐标旋转数字计算方法(Coordinate Rotation Digital Computer,CORDIC)通过移位和加减运算代替乘法运算是构造DDS的一种理想的手段。介绍了CORDIC算法的基本原理,采用流水线方法对CORDIC算法进行了设计实现,用以取代传统的ROM查找表法。实验验证,基于CORDIC算法的DDS满足高速、高精度、高分辨率和实时运算的要求。     

基于FPGA的FFT/IFFT处理器的实现

提出一种利用并行算法来实现FFT（快速傅里叶变换）及其逆变换IFFT（快速傅里叶逆变换）的设计方法。该处理器可由用户动态配置成64、256、1024点复数FFT或其逆变换IFFT。