基于FPGA的数字钟电路设计

数字钟是典型的电子电路的应用,而基于FPGA的数字钟电路具有更大的灵活性和通用性。以QuartusⅡ软件为设计平台,进行了基于FPGA的数字钟电路的方案设计、程序设计输入、编译和仿真等操作,比较完整地说明了数字钟电路的设计过程、功能和可编程逻辑器件设计的操作流程。     

无线电遥控多功能数字钟的设计

设计了一款新型无线电遥控多功能数字钟，它由稳压电源、控制器和外围电路三部分组成。实验结果表明，所设计的数字钟各项功能良好，其遥控器可以实现所有数字钟表面的按键功能，最大遥控距离可达100m。     

基于FPGA的行列式键盘接口电路设计

介绍在SOPC中行列式键盘的应用,通过对其接口电路的分析,采用模块化设计的方法完成了基于FPGA的行列式键盘接口电路的设计。在具体的设计过程中,使用了一些仿真操作来验证设计的正确性。     

基于CPLD的单片多功能数字钟

本文介绍了一种基于CPLD的单片多功能数字钟电路.文中阐述了采用原理图与VHDL语言相结合设计电路的方法.     

基于CPLD的多功能数字钟的设计

文中简述了一种基于CPLD的多功能数字钟的设计方案。所有电路都固化在一片CPLD芯片中,电路结构简单、控制方便,资源利用率高,成本低,调试比较容易。采用VHDL和原理图相结合的设计输入方式,在MAXPLUS II开发环境下完成设计、编译和仿真。     

可调自动定量器的设计与应用

利用一种廉价的大规模数字钟集成电路ＬＭ８５６０，配合少量的外围元件，设计制作一种宽范围的可调自动定时器，论述了它的电路结构和工作原理。     

基于FPGA的多功能数字钟的设计与实现

简要介绍FPGA器件及其相应设计软件MAX—PLUSⅡ,并以在北京理工达盛科技公司EDA—IV型EDA实验系统中实现数字钟为例介绍其设计过程及方法。     

自动测试系统中矩阵开关的设计与实现

矩阵开关是自动测试系统的重要组成部分,负责测试信号的通道选择和切换。根据自动测试系统的实际要求,设计并实现了一种基于FPGA的大规模矩阵开关,它以FPGA为实际控制逻辑核心,通过上位机对FPGA进行配置以实现测试电路以及外围设备的切换。本方案具有开关规模大、成本低、通用性强等特点,极大地提高了测试效率和测试的自动化程度。     

基于FPGA的新型键盘、显示电路设计

介绍一种基于FPGA的键盘和显示电路的设计和实现。利用FPGA实现复杂时序的功能,同时结合使用串行输入／并行输出移位寄存器,设计了6位LED的动态显示和6个按键开关的键盘电路。电路结构简单、便于扩展、可靠性高、易实现。该电路已成功应用于研究的交流伺服系统中。     

基于FPGA实现的多轴数控雕刻机系统

介绍一种基于FPGA和MCU配合的数控雕刻机系统,由MCU来完成读取数据,数据处理和响应键盘,液晶显示等人机交互工作,利用FPGA设计一种发送脉冲控制步进电机工作的定制电路,该系统可以做到精确的速度控制以及连续弧线和连续的字体沟边运动。本文着重介绍数据的预处理、MCU和FPGA的数据传送以及如何用FPGA设计定制电路,实现发送脉冲控制步进电机工作的功能。     

400MSPS嵌入式虚拟数字存储示波器

介绍了一种嵌入式虚拟数字存储示波器的设计原理与实现。该示波器是以高速数据采集技术为基础,具有示波和数据采集的功能。它由预处理电路、A/D转换器、同步动态存储器(SDRAM)、高频时钟发生器和集成于FPGA芯片的SDRAM控制器、逻辑控制器、接口控制器组成,通过PC/104总线与嵌入式CPU主板连接,可完成400MByte/s实时数据采集、每通道64兆字节实时数据存储。     

A high speed photon counter system for microwave mercury ion frequency standard

This report describes a high speed photon counter system for microwave mercury ion frequency standard based on a field programmable gate array (FPGA). A high speed comparator is chosen to convert analog signal to digital pulse. A circuit with low-voltage differential signaling (LVDS) receiver in FPGA is used to capture the rising edges of the pulses. In our experiment, the clock of the Altera FPGA EP4CE10E22C8N is 80 MHz which is easy for logic design, and the de-serialization factor of the LVDS receiver is 8, the measured minimum pulse width that can be correctly captured is about 1.67 ns. As a compact and low-cost module, the photon counter system is used for the microwave mercury ion frequency standard.     

基于FPGA的节日时钟倒计时控制系统设计

该节日时钟倒计时控制系统是以FPGA芯片EP2C5Q208C8为核心器件组成的一个倒计时系统,与传统门电路相比,受到的外界干扰较小,并且擦除后FPGA恢复成白片,内部逻辑关系消失,因此,FPGA能够反复使用。整个系统利用QuartusⅡ11．0软件设计、编译、仿真,最后将程序写入FPGA黑金开发板（DB2C5）,实现时钟倒计时控制与显示。     

基于DM642及FPGA的视频处理硬件电路设计

智能视频处理应对大量的数字图像信号进行处理,需选用运算速度快的数字信号处理器作为系统板的核心。TMS320DM642DSP芯片是TI公司推出的针对多媒体处理领域应用的DSP,文章阐述了用DM642及FPGA来实现智能视频处理装置中硬件电路的设计过程,并同时较为详细地介绍了视频处理外围接口电路的设计思路。     

基于VHDL的洗衣机控制器设计

VHDL是EDA的重要组成部分.利用VHDL来设计数字电路,极大地减少了设计的时间,降低开发成本。本文利用模块化的设计思想,介绍了洗衣机控制器的VHDL设计过程。该设计通过了实时仿真和验证,并下载到FPGA中执行,得到了预期的效果。     

Accurate and low jitter time-interval generators based on phase shifting method

The paper describes two time-interval generators based on the phase shifting method. The first one utilizes the digital clock manager units integrated in a field programmable gate array (FPGA) device and has jitter below 65 ps (rms) over the range of 4 ns-50 ms, while the second one utilizes a separate direct digital synthesizer and has jitter below 15 ps (rms) over the range of 10.2 ns-50 ms. The phase shifting method can be used to design new low-cost and high-precision time-interval generators using the popular FPGA technology.     

Review of satellite disciplined clock system

Satellite disciplined clock system (SDCS) composed of satellite timing receiver and local frequency synthesis is widely applied for its high accuracy and low cost.This paper provides a review of SDCS.K...     

异步FIFO的Verilog HDL设计

使用异步FIFO(First-In First-Out)同步源自不同时钟域之间的数据是在数字IC设计中经常用的方法。本文对异步FIFO进行了分析和研究,采用格雷码指针将地址指针同步到另一时钟域中,利用将地址分区的方法来判断空满状态。用Verilog HDL硬件描述语言对电路进行RTL级设计,使用Modelsim进行功能仿真,最后用FPGA通过了验证。     

基于FPGA的深空测量系统设计

本文简要介绍了在深空探测应用中广泛使用的Delta-DOR测量方法。讨论了深空探测系统中的Delta-DOR接收机的硬件设计和架构。其中涉及到混频器,PLL及FPGA的选型与设计,包括前端模拟部分设计,时钟系统设计和数字接收机部分的设计,着重探讨了数字接收机中的FPGA实现,包括使用FPGA完成数字下变频,FIR滤波等数字信号处理操作的介绍。最后探讨了目前深空探测用的宽带测量系统的发展现状。