共查询到20条相似文献,搜索用时 250 毫秒
1.
2.
3.
4.
EBCOT双上下文窗口并行编码及FPGA实现 总被引:1,自引:0,他引:1
JPEG2000编码系统中,EBCOT的编码速度已经成为整个系统编码效率的瓶颈。通过研究EBCOT编码原理和通道并行算法的编码过程,提出了双上下文窗口位并行的EBCOT系数位建模方法。详细说明了使用该算法的系数位建模系统的硬件结构。系数位编码系统有效减少了编码时钟周期数,并在FPGA上进行了功能验证。 相似文献
5.
6.
《电子科技文摘》1999,(5)
Y98-61351-997 9906090可变长度编码和译码用的低功率 VLSI 结构=Lowpower VLSI architectures for variable-length encodingand decoding[会,英]/Molloy,S.& Jain,R.//1997IEEE 40th Midwest Symposium on Circuits and Sys-tems,Vol.2.—997~1000(HG)本文介绍了可变长度编码译码用的新的低功率VLSI 结构。该可变长度译码器和编码器的总功率降低分别可达66%和75%。给出了采用 VLSI 布线测量的子频带图像编译码器的设计实例。参6 相似文献
7.
8.
9.
10.
11.
针对JPEG2000位平面编码的VLSI实现,提出一种基于多级查询表的扫描优化方法.该方法以树型查找表为基准,在有效性传播通道中提前记录编码必要性信息,实现了后续通道的启发式扫描.与K'Chen等人提出的GOCS方法比较,不仅消除了扫描中出现的冗余组,而且消除了冗余列,进一步提高了扫描速率.该方法的另一优点是可以完成通道扫描和状态变量的并行刷新,支持Y Hsia存储优化技术而不影响系统整体效率.实验结果表明,在VLSI设计中引入该方法,位平面编码的扫描时间可缩短25%,存储资源将节省8.72%. 相似文献
12.
13.
1986年全球通信会议(GLOBECOM′86)反映了当前国际通信技术发展的新动向。本文根据作者参加这次会议的体会,重点介绍了数字微波、光纤通信、语音编码以及通信用超大规模集成电路(VLSI)等方面的新进展。 相似文献
14.
MPEG-4中一个新特性是面向对象编码。为了支持这种特性.MPEG-4标准引入了两种新的算法。重复填充和纹理填充.根据这两种算法的特点,设计了MPEG-4重复填充和纹理填充的VLSI结构。文中的方案在Xilinx ISE6.1i集成开发环境下,采用了VHDL进行了描述,并使用电子设计自动化工具进行了模拟和验证。仿真和综合结果表明,本文设计的VLSI处理器,其逻辑功能完全正确,而且可以在很低的时钟频率下满足MPEG-4 Core Profiles & Level2的实时编码要求,可用于MPEG-4的VLSI实现。 相似文献
15.
《电子科技文摘》2006,(1)
IELDVD060:9332:29643-150 0600836 采用算术编码的VLSI试验数据压缩=Compression of VLSI test data by arithmetic coding[会,英]/ Hashempour,H.//Delect and Fauh Tolerance in VLSI Systems,2004.DFT 2004.Proceedings.19th IEEE International Symposium on.-150-157(A) IELDVD060:9332:29643-165 0600837 高级RAID系统用基于XOR的里德-所罗门码算法= 相似文献
16.
《电子产品世界》1999,(10)
华邦电子与Zapex公司合作推出一款先进的动态影像编码芯片MPEG-1VideoEncoderW99200F,此芯片可将影像作实时MPEG-1或M-JPEG影像编码。华邦电子多媒体产品处处长张介先生表示:“结合Zapex公司卓越的影像压缩技术,与华邦的产品设计与量产能力,W99200F4宁是客户在影像编码多媒体产品中的最佳选择”。W99200F具备将一小时的影音编码录制到一片CD片肝的能力。此技术的应用范畴非常广泛;例如消费性产品之D哈italVCR,RecordableVCDplayer,电脑产品之W。b/P<”cameraTVTuner&RecorderCardVideo(lapture&Edtingcardo… 相似文献
17.
18.
阐明了所设计的模式选择的VLSI硬件结构.首先介绍了MPEG-4形状编码中Mode Decision的基本原理,并对在Mode Decision中大量使用的ACQ函数进行化简,在保持计算精度的同时减少了硬件实现所耗费的资源,降低了电路复杂度.接着通过对MPEG-4校验模型中模式选择伪码的分析,将整个Mode Decision模块划分为4个子模块并分别设计其VLSI结构并实现.最后硬件仿真结果与软件运行结果的对比表明了本设计的正确性,综合结果也说明了本设计可以在最低0.97 MHz的频率下满足MPEG-4 Core Profile & Level2的实时编码,可用于MPEG-4的VLSI实现. 相似文献
19.
在JPEG2000编码系统中,EBCOT tire-1的位平面编码器的复杂编码运算是整个系统的瓶颈,为了加快位平面编码器运算的速度,我们提出并行VLSI架构,用来处理编码器中的并行程序预估和程序编码。我们以VerilogHDL编写硬件代码,并以Altera QuartusⅡ进行模拟硬件仿真。 相似文献
20.
全力开发中国市场,通过先进的数位板产品,在国内积极推广其概念和应用,促进中国数码图形影像事业的发展。 相似文献