SoC设计领域的核心技术--软/硬件协同设计

基于IP库的SoC必将是今天与未来微电子设计领域的核心.它既是一种设计技术,也是一种设计方法学.一块SoC上一定会集成各种纯硬件IP,和作为软件载体的IP(MCU,DSP,等).因此,作为一种软/硬件平台,面向系统需求的软/硬件协同设计技术与方法一定是决定SoC设计成败的最关键因素.针对这一问题,本文从阐述软/硬件协同设计对芯片开发的关键作用开始,根据我们的研究与实践结果,具体详细展开讨论了如何针对不同的系统需求抽象,进行软/硬件规划与协同设计.     

基于ARM7TDMI的SoC中MP3子系统的设计

以信息系统作为目标直接优化软、硬件的片上系统(SoC)将大大节省软件和芯片资源,大大提高系统的集成度和性价比.文中主要介绍基于ARM7TDMI的面向多媒体的SoC中MP3子系统的优化设计.通过在SoC中增加多媒体加速器(MMA)模块和片上SRAM以及相关的软件优化方案,提出了一种基于低端精简指令集计算机(RISC)处理器核的面向多媒体应用(MP3)的SoC设计方法.该设计方法通过RTL验证,ADS(ARM Developer Suit)软件仿真,并通过MPW(Multi-Project Wafer)的流片已生产出实际芯片.在实际的芯片样机上得到了验证,达到了设计效果.     

C^＊SOC——自动化的SoC仿真验证平台

SoC(片上系统)是IC设计的发展趋势，仿真与验证是芯片设计中最复杂、最耗时的环节之一，实现仿真与验证自动化是芯片设计研究的重要方向。本文首先分析了在SoC设计中存在的一些困难，提出芯片设计需要SoC设计平台的支持，在分析目前设计平台的基础上，推出一个功能强大、自动化程度高的仿真验证平台——C*SOC。最后总结全文并展望SoC设计验证平台的发展方向。     

一种双核SoC调试系统的设计与验证

调试系统的设计和验证是多核SoC设计中的重要环节。基于某双核SoC的设计,提出一个片上硬件调试构架,利用FPGA构建该调试系统的硬件验证平台。双核SoC调试系统验证平台利用System Verilog DPI,将RealView调试器、Keil C51及目标芯片的验证testbench集成在一起,实现了双核SoC调试系统的RTL级调试验证。利用该平台,在RTL仿真验证阶段可方便地对ARM和8051核构成的双核SoC进行调试,解决仿真中出现的问题,从而有效缩短设计周期,并提高验证效率。该双核SoC调试系统验证平台的实现对其他系统芯片设计具有一定的参考价值。     

基于UVM的可重用SoC功能验证环境

现在系统级芯片(SoC)系统集成度和复杂度不断提高,验证环节消耗时间占用了芯片研发时间的70％,芯片验证已经成为芯片研发中最关键的环节.目前业界验证方法大多有覆盖率低和通用性差等缺点,基于上述原因提出了一种新的验证方法.与传统验证方法和单纯的通用验证方法学(UVM)不同,该方法结合系统级芯片验证和模块级验证的特点,并且融合UVM和知识产权验证核(VIP)模块验证的验证技术,且使用了SoC系统功能仿真模型以提高验证覆盖率和准确性.验证结果表明,同一架构系列SoC芯片可以移植于该验证平台中,并且可大幅缩短平台维护与开发时间,采用该验证方法的代码覆盖率为98.9％,功能覆盖率为100％.     

SoC验证走出实验室良机已到

正SoC验证超越了常规逻辑仿真,但用于加速SoC验证的广泛应用的三种备选方法不但面临可靠性问题,而且难以进行权衡。而且,最重要的问题还在于硬件加速访问权限、时机及其稳定性。当前,通常采用的三种硬件方法分别是FPGA原型验证、采用验证IP进行的加速仿真以及内电路仿真(ICE)。这些方法虽适用于某些情况,但对于那些面对不断更新的多处理器、多协议且偏重于软     

SoC软硬件协同验证中的软件仿真

介绍SoC(片上系统)软硬件协同验证中的软件仿真,给出验证UART(通用异步收发器)硬件接口的应用程序范例。利用GNU工具链开发SoC软硬件协同验证中的应用程序,并利用仿真器进行软件仿真,仿真结果正确。可以根据处理器的类型对GNU工具链进行配置,使开发流程适合所有GNU支持的处理器,方法具有一般性。根据开发者的具体需要,开发SoC芯片的应用程序用于软硬件协同验证。     

基于Cortex＿M3内核的SoC芯片软硬件协同验证平台设计实现

<正>片上系统(SystemonChip,SoC)一般包括可配置的通用IP核和用户自行设计的专用IP核组成的系统^[1]。SoC芯片的规模、复杂度和集成度日益增加，芯片验证的时间占据了整个研发周期的三分之二，验证的充分性有效地保证了芯片投片的成功率^[2]。在基于处理器IP设计构建出SoC芯片系统后，如何对系统架构和各功能进行验证的复杂度也在不断提高。在SoC芯片设计阶段的验证，通常分为两个阶段来进行验证。第一个阶段是在设计初期，使用软硬件协同仿真技术进行早期验证与开发，在此过程中主要是利用仿真技术对硬件系统功能进行验证以及设计漏洞的调试，是SoC设计中非常重要的环节。     

基于统计分析的SoC定点硬件加速器字长设计

在由通用RISC处理器核和附加定点硬件加速器构成的定点SoC(System-on-Chip)芯片体系架构基础上,提出了一种新颖的基于统计分析的定点硬件加速器字长设计方法。该方法利用统计参数在数学层面上求解计算出满足不同信噪比要求下的最小字长,能有效地降低芯片面积、功耗和制作成本,从而在没有DSP协处理器的低成本RISC处理器核SoC芯片上运行高计算复杂度应用。     

SoC设计语言：SystemC

应用的需求和集成电路工艺的发展促进了复杂的片上系统(SoC)的实现，同时也要求新的设计方法以支持复杂SoC的设计。高效率的软硬件联合设计需要对整个SoC进行更高层次(例如Transaction Level)的抽象以提供更快的仿真速度及更高效率的SoC设计验证方法。本文介绍了一种重要的SoC设计语言：SystemC，以及基于SystemC的Transaction Level模型和使用Transaction Level模型进行SoC的软硬件联合设计的方法。     

软硬件协同设计语言System C在SoC设计中的应用

软硬件协同设计是未来VLSI设计的发展趋势.作为新的系统级VLSI设计标准,System C是一种通过类对象扩展的基于C/C++建模平台,支持系统级软硬件协同设计、仿真和验证.文章讨论了SystemC复杂芯片设计中的设计流程、设计优势,并给出具体设计实例.     

基于OR1200的SoC设计软硬件协同仿真验证

介绍了基于OR1200开源处理器SoC设计的软硬件协同验证,以及软件仿真在FPGA开发板的验证。搭建以OR1200、WishBone总线、通用异步收发器、Advanced Debug Interface、JTAG等通用IP核构建硬件实例,利用GNU工具链开发系统的软件程序和串口测试程序,通过两个途径实现了软硬件协同仿真验证工作,在OR1K处理器专用仿真软件OR1Ksim下进行仿真。最终使用调试器远程调试功能,通过JTAG调试接口,将系统在FPGA开发板上实现软硬件协同验证。     

一种面向嵌入式SoC设计的混合级硬/软件协同验证技术

SoC已经成为嵌入式系统必不可少的解决方案。验证如此复杂的嵌入式SoC是非常困难的,系统设计需要新的验证技术更快更好地完成系统功能验证任务。通过比较当前3种主要的嵌入式系统验证技术:软件仿真技术、硬件模拟技术、硬/软件协同验证仿真技术,介绍基于指令集仿真器和FPGA相结合的、面向IP核复用的混合级硬/软件协同验证环境,并提出混合级协同验证总线功能模块的构成。该技术不仅可以提高设计的可信性和验证速度,而且能够继承当前大多数硬件模拟验证方法。     

32位嵌入式RISC处理器的硬件验证

随着ASIC技术的不断发展，设计规模及复杂程度不断增加，前端设计的准确性对整个系统的重要性越来越大。因此，在前端设计中，除了进行软件仿真外，还需要进行硬件验证。文章采用Aptix公司提供的MP3CF硬件仿真器，构建了一个实时验证系统，对自行设计的32位嵌入式RISC微处理器进行了在线硬件验证。     

一种新型多媒体SoC验证平台原理及其实现

提出了一种基于ADSP-BF537的新型多媒体SoC验证平台,以满足多媒体SoC音视频编解码功能模块的实时验证。介绍了整个平台的基本组成,以及BF537与SoC接口的软硬件设计;最后,以验证用于SoC的MP3硬件解码器模块为例,讨论了如何利用BF537,在多媒体SoC的FPGA原型内进行软硬件协同验证。该验证方案已经成功应用在深圳艾科创新微电子有限公司的一款多媒体SoC设计流程中。     

CoCentric系统设计、仿真与实现

集成电路已经发展到了SoC(System on Chip)时代，在系统设计领域就需要有相应的EDA工具的支持。CoCentric就是由Synopsys公司推出的SoC系统设计的EDA工具。CoCentric系统设计流程是由综合和验证这两个并行的流程组成的。综合着重实现从系统设计到最后硬件语言描述实现的过程；而验证则通过系统仿真来保证在综合过程中，系统的功能保持一致。文末还详细介绍了一个用CoCentric设计的SoC信息安全芯片的系统设计，并讨论了如何在这一系统中进行软硬件的划分。     

远程机房电源控制系统设计

论述了在无人职守机房运用中,如何实现在远程控制机房内各计算机的电源开关。设计方案采用软硬件相结合,以ARM7TDMI内核的SEP3203嵌入式处理器为硬件核心,通过GPIO口控制外部继电器开关,实现弱电控制交流强电输出的开关切换。软件上以VC 编写守护进程,ASP制作网管界面,配合COM组件、Access数据库和TCP/IP协议,实现远程电源控制方案。     

基于ARM SoC的FPGA原型验证

ARM是目前SoC设计中应用最为广泛的高性价比的RISC处理器,FPGA原型验证是SoC有效的验证途径,FPGA原型验证平台能以实时的方式进行软硬件协同验证,从而可以缩短SoC的开发周期,提高验证工作的可靠性,降低SoC系统的开发成本.     

基于FPGA的软硬件协同仿真加速技术

在系统设计中,硬件复杂电路设计的调试与仿真工作对于设计者来说十分困难。为了降低仿真复杂度,加快仿真速度,本文提出利用FPGA加速的思想,实现软硬件协同加速仿真。经过实验,相对于纯软件仿真,利用软硬件协同加速仿真技术,仿真速度提高近30倍,大大缩短了仿真时间。     

基于软硬件协同验证的软件仿真调试模型

文中介绍了软硬件协同验证的原理及流程,把软件作为硬件激励进行验证可以在实际的工作环境中来模拟设计,更为充分有效地验证硬件,也避免了编写测试代码验证设计中的典型应用.但是使用软件驱动的验证,还需要解决软件的调试问题.文中利用可执行文件中的调试信息,将软件源文件和硬件仿真产生的波形文件连接起来,进行软硬件协同仿真,并且通过对仿真波形中信号分析进行软件调试.