RF CMOS工艺片上MOM电容的宽频带建模与验证

提出了一种新的基于RF CMOS技术的金属-氧化物-金属(MOM)电容宽频带建模方法。为了提高模型精度、扩展有效频带,模型在构造时加入了测试焊盘和输入/输出互连线的等效电路。测试结构是基于自身物理结构进行架构的,充分考虑了其在高频时引入的各种寄生效应。互连线模型考虑了高频时的趋肤效应。通过解析提取的方法,在低频时提取测试结构引入的容性和阻性寄生参数。采用物理公式计算互连线的等效电感和电阻以及高频下互连线产生的趋肤效应参数初值。对于模型拓扑结构和参数提取方法,采用40 nm RF CMOS工艺上设计所得连带测试结构MOM电容数据进行验证。在0.25～110 GHz的频率范围内,可得测试和仿真的S参数精确吻合。     

Ni纳米晶制备及其在MOS电容中存储特性研究

优化了Ni纳米晶的制备工艺参数,得到了分布均匀,形状为球形,平均尺寸5nm,密度2×1012/cm2的Ni纳米晶。在此基础上,制备了包含Ni纳米晶的MOS电容结构。利用高频电容-电压(C-V)和电导-电压(G-V)测试研究了其电学性能,证明该MOS电容结构的存储效应主要源于金属纳米晶的限制态。电容-时间(C-t)测试曲线呈指数衰减趋势,保留时间600s,具有较好的保留性能。     

两种不同工艺CMOS运算放大器的电离辐照响应特性

研究了干氧和氢氧合成两种不同工艺 CMOS运算放大器电路的电离辐照响应特征和变化规律。结果显示 ,虽然对单管特性而言 ,干氧工艺具有较强的抑制辐射感生氧化物电荷和界面态增长的能力 ,但由于在辐照过程中氧化物电荷的形成改变了电路的对称性 ,因而对电路造成比氢氧合成工艺更大的损伤。表明 ,适当的界面态的引入 ,有利于增加负载电流镜的饱和工作范围 ,从而降低电路的辐射敏感性。     

CMOS工艺聚酰亚胺电容型湿度传感器的研究

以正胶光刻和干湿刻蚀方法,结合CMOS工艺制备了聚酰亚胺电容型湿度传感器.研究了硅基、钼-铝栅条状电极湿度传感器的结构及亚胺化温度对其性能的影响.结果表明:相对湿度(RH)为20%～80%发生准静态变化时,该传感器的湿度-电容曲线具有较好的线性度;外界相对湿度在12%和92%间发生阶跃变化时,响应时间约为40 s.     

一种n+/p+环接MOS电容的研制

电容是集成电路的一个组成部分,由于MOS电容与CMOS工艺流程匹配,所以应用广泛.为了改善传统MOS电容值随电压特性的改变而变化的现象,并提高MOS电容值的稳定性,提出了一种新型MOS电容的制作方法和连接结构.新结构是将传统MOS电容的一个n+电极更改为p+电极,这样可以使器件的输入电势极性更改前后都为栅氧电容,但在极性更替间,由于有耗尽层存在,电容仍会变小.将两个新结构MOS电容环接,即将其中一个电容的多晶硅层与另一个电容的阱相连接,并用金属连线引出电极,测试结果表明,与传统MOS电容相比,新型MOS电容提升了零电压附近突变区域电容最低值,减小了器件电流波动幅度,有利于提高器件的可靠性.     

CMOS多晶电容工艺误差分析及设计研究

研究分析了CMOS多晶电容的工艺误差,给出了氧化硅介质层厚度的梯度误差、边际效应等工艺因素对CMOS多晶电容的影响。基于单位电容的改进设计,给出了CMOS多晶电容阵列的共心设计方法。采用0．6μm CMOS DPDM工艺,实现了基于CMOS多晶电容阵列的开关电容带通滤波器,实验结果表明本文的CMOS多晶电容设计方法具有较高的精度,能直接用于亚微米及深亚微米集成电路设计。     

基于电容补偿技术的CMOS功率放大器设计

利用电容补偿技术技术可以有效提高功率放大器的线性度.这垦描述了一种采用电容补偿技术改善线性的5.25GHz WLAN的功率放大器的设计方法,使用CMOS工艺设计了两级全差分放大电路,在此基础上设计输入输出匹配网络,然后使用ADS软件进行整体仿真,结果表明在1.8 V电源电压下,电路改进后与改进前相比较,用来表示功率放大...     

一种新型的6H-SiC MOS器件栅介质制备工艺

采用干 O2 +CHCCl3(TCE)氧化并进干 /湿 NO退火工艺生长 6H-Si C MOS器件栅介质 ,研究了 Si O2 /Si C界面特性。结果表明 ,NO退火进一步降低了 Si O2 /Si C的界面态密度和边界陷阱密度 ,减小了高场应力下平带电压漂移 ,增强了器件可靠性 ,尤其是湿 NO退火的效果更为明显。     

SiGe沟道SOI CMOS的设计及模拟

在 SOI(Silicon on Insulator)结构硅膜上面生长一层 Si Ge合金 ,采用类似 SOICMOS工艺制作成具有Si Ge沟道的 SOICMOS集成电路。该电路不仅具有 SOICMOS电路的优点 ,而且因为 Si Ge中的载流子迁移率明显高于 Si中载流子的迁移率 ,所以提高了电路的速度和驱动能力。另外由于两种极性的 SOI MOSFET都采用 Si Ge沟道 ,就避免了只有 SOIPMOSFET采用 Si Ge沟道带来的选择性生长 Si Ge层的麻烦。采用二维工艺模拟得到了器件的结构 ,并以此结构参数进行了器件模拟。模拟结果表明 ,N沟和 P沟两种 MOSFET的驱动电流都有所增加 ,PMOSFET增加得更多一些     

新型高频功率CMOS开关电容的研制

本文对开关电容及相关技术进行了研究，旨在探明用于大功率短波信号传输的CM0S开关电容实现的可能性。在提出新型CMOS开关门、功率级CMOS开关电容后，由实验证明，高频功率CMOS开关电容是可以实现的。     

平面型VDMOS源区的不同制作方法研究

平面型VDMOS在制作源区时,常规做法是利用掩模板进行一次光刻,然后再进行源区注入。提出3种其他的制作方式,在保证器件电学性能的前提下,可节约一次光刻。诸如,通过刻蚀硅孔将源区与P型体区短接,或者利用厚氧化层阻挡部分源区注入的方式,利用多重侧墙阻挡注入的方式。3种办法各有优缺点,都可供在生产中选择。     

片式钽电容的结构及制造工艺

介绍了片式钽电解电容器的结构、制造工序、特点及使用注意事项。     

沟槽型VDMOS源区的不同制作方法研究

沟槽VDMOS产品为满足电性能力要求,源极区域必须与p型体区短接,为了达到此目的,传统的做法是,源极需要进行一次光刻,在p型体区中做出阻挡源区注入的胶块,然后再进行源区注入。提出几种其他的制作方式,可以省去源区光刻,但同样可以达到原来的目的。诸如,通过刻蚀Si孔将源区与p型体区短接;或者利用刻蚀出的沟槽侧壁做屏蔽进行源区注入;利用凸出沟槽的多晶硅做屏蔽进行源区注入。这些办法都可简化工艺流程,缩短制造周期,节约制造成本,增强器件可靠性,提高产品的竞争力。     

CMOS工艺中钨的化学机械抛光技术

介绍了深亚微米CMOS集成电路中研制的关键技术———钨化学机械抛光,比较了化学机械抛光技术与传统反应离子回刻法在金属层与层之间的垂直连接中的优缺点,并指出了钨化学机械抛光工艺中尚存的一些问题,最后对该工艺进行了总结与展望。     

铁电电容工艺与标准CMOS工艺兼容性研究

在铁电存储器制备过程中,Pb(Zr0.52Ti0.48)O3(PZT)铁电薄膜需经历多次热处理,铁电电容工艺与标准CMOS工艺的集成加工过程中可能存在交叉污染。对PZT薄膜中的铅在不同温度下的挥发量进行了测定,在温度为400℃时有0.15×10-6铅挥发。同时进一步研究了铁电工艺对底层NMOS管、PMOS管和CMOS电路性能的影响。实验结果表明:PMOS管的性能所受影响较大,PMOS管子的跨导(gm)明显降低;而NMOS管的性能所受影响较小;CMOS电路的数字逻辑功能正常。     

基于CMOS开关电容技术的CAS解调电路设计

基于双二阶CMOS开关电容滤波器和隔离串联技术,应用抗混叠滤波技术和平滑滤波技术,采用UMC 0.5μm CMOS工艺实现了CAS解调电路的设计,并保证了解调的灵敏度。仿真和设计结果表明,该解调电路具有良好的稳定性和灵敏度,能应用于各种通信模拟解调集成电路设计。     

短沟道铝栅CMOS器件及工艺研究

利用计算机模拟软件Tsuprem4、Medici以及流片实验开发了短沟道铝栅CM0S器件及其工艺流程.对铝栅1.5μm短沟道CMOS工艺进行器件结构、工艺和电气性能等参数的进行了大量的模拟和流片实验,最后在提出的工艺平台上成功流水了1.5μm铝栅CMOS流片测试的阈值电压为士O.6V,击穿达到11V,各项指标参数的模拟与实际测试误差在5%以内,器件的各项指标达到了量产的要求.     

CMOS外延工艺下MLSCR器件鲁棒性的研究

传统的改进型横向SCR(MLSCR)器件能够在最小的面积下实现最大的静电放电(ESD)鲁棒性,被广泛应用于ESD防护领域。但是,采用55 nm CMOS外延工艺制作的MLSCR器件会出现鲁棒性剧烈下降且回滞即失效的问题。对器件版图结构进行调整,并进行多组实验,验证了器件失效机理。实验结果表明,在55 nm CMOS外延工艺下,阱的方块电阻阻值大大降低,导致主电流泄放通道难以开启,从而出现MLSCR器件不能开启的问题。     

LTCC工艺评价试验方法

结构分析(CA)或破坏性物理分析(DPA)试验可以有效地评价低温共烧陶瓷(LTCC)元器件的制造工艺质量。分析试验需对LTCC器件做剖面制样,重点考察通孔剖面处的工艺质量。采用样品固定、试样磨抛和试样腐蚀3个阶段配合完成剖面制样的新试验方法,得到了比传统试验方法清晰的试样剖面,有效地暴露了试样工艺缺陷,可以作为评价LTCC工艺质量的有效试验方法进行推广应用。