锁相介质振荡器

锁相介质振荡器采用锁柏稳频技术将介质振荡器的频率稳定在参考频率上。研制的一种Ｘ波段锁相介质振荡器,得到的性能指标如下：频率８．４４８ＧＨｚ;相位噪声≤ －８０ｄＢＣ／Ｈｚ＠１００ｋＨｚ、≤－１１０ｄＢ／Ｈｚ＠１００ｋＨｚ;输出功率≥１０ｄＢｍ;杂波≤－７５ｄＢｃ、谐波≤－３０ｄＢｃ。     

超低相位噪声超高速声表面波雷达频率综合器

介绍了一种新型的高性能雷达频率综合器的制作方法，即采用声表面波技术制作高性能的雷达频综器。采用这种方法成功地制造了Ｌ波段、Ｓ波段、Ｃ波段超低相位噪声超高速频率综合器。该类频综输出信号具有极低相位噪声（１．６ＧＨｚ处：单边带相位噪声Ｌｍ（１ｋＨｚ）＝－１２７ｄＢｃ／Ｈｚ；３．４ＧＨｚ处：Ｌｍ（１ｋＨｚ＝－１２２ｄＢｃ／Ｈｚ；６．８ＧＨｚ处：Ｌｍ（１ｋＨｚ）＝－１１６ｄＢｃ（Ｈｚ）、极短的频率切换时间（约１６０ｎｓ）、低杂波电平（Ｌ波段为－７０ｄＢ；Ｓ波段为－６５ｄＢ；Ｃ波段为－６０ｄＢ）、较多频点（５１点）等多项优异性能。同时，该频综通过了各项环境试验的考核，且长期工作性能稳定。     

Ka波段频率合成器

本文介绍了一种基于毫米波谐波混频、中频锁相的Ｋａ波段频率合成器的设计方案及实现结果。合成器的频率范围为２６．５￣４０ＧＨｚ,输出功率大于＋５ｄＢｍ,频率步进值为１ＭＨｚ,相噪指标为（１０ｋＨｚ）〈－６５ｄＢｃ／Ｈｚ,杂散低于－５５ｄＢｃ。     

WZB 0812、WZB 1218 Digital Tuned Oscillator

ＮＥＤＩｈａｓｄｅｖｅｌｏｐｅｄＷＺＢ０８１２、ＷＺＢ１２１８ＤｉｇｉｔａｌＴｕｎｅｄＯｓｃｉｌｌａｔｏｒ．Ｔｈｅｓｐｅｃｉｆｉｃａｔｉｏｎｓａｒｅａｓｆｏｌｌｏｗｓ：ＰａｒａｍｅｔｅｒＷＺＢ０８１２ＷＺＢ１２１８Ｆｒｅｑｕｅｎｃｙｒａｎｇｅ,ｍｉｎ．／ＧＨｚ８～１２１２～１８Ｄｉｇｉｔａｌｔｕｎｉｎｇｗｏｒｄ／ｂｉｔ１２ＲＦｐｏｗｅｒ　　Ｏｕｔｐｕｔ,ｍｉｎ．／ｄＢｍ１３　　Ｖａｒｉａｔｉｏｎ／ｔｅｍｐ．ｃｏｅｆｆ．ｍａｘ．／ｄＢ·Ｃ－１０．０２Ａｕｘ．ｏｕｔｐｕｔ,ｍｉｎ．／ｄＢｍ０Ｍｏｄｕ…     

Da波段锁相系统研究

利用多环方案，研制了八毫米波锁相源系统，实验表明，３４．７ＧＨｚ频率点输出的相位噪声指标（傅氏频率为１ＫＨｚ时）为－７８ｄＢｃ／Ｈｚ，杂散优于－６０ｄＢｃ，输出功率大于４０ｍＷ．     

L波段数字锁相环频率合成器的研究

本文介绍了一种Ｌ波段锁相环频率合成器，频率范围１．１－１．６ＧＨＺ，频率步进为１ＭＨＺ，相位噪声为ε（１０ｋＨｚ）〈－９０ｄＢｃ／Ｈｚ杂散抑制优于５５ｄＢ，输出功率≥０ｄＢｍ。     

S波段高稳锁相振荡源研究

本文阐述了用数字锁相的方法完成Ｓ波段频率源，分析了锁相环的频谱特性；并对输出信号进行了测试，其相位噪声指标￡（１０ｋＨｚ）〈－９３ｄＢｃ／Ｈｚ，杂散抑制〈－６５ｄＢｃ，输出功率大于１０ｍＷ。     

用于脉冲压缩雷达的声表面波部件

介绍一种用于脉冲压缩雷达的声表面波部件。它包含了声表面波脉压线、声表面波振荡器和重要的电子线路。该部件产生一种脉冲展宽信号，其工作频率为９６０ＭＨｚ，信号带宽为６ＭＨｚ，色散时间为１０μｓ，杂波电平≤－５０ｄＢｃ。专门设置的９００ＭＨｚ本振输出电平≥７ｄＢｍ，杂散电平≤－８０ｄＢｃ     

S波段频率综合技术研究

本文论述的Ｓ波段频率综合器，频率范围是２．６１￣３．９６ＧＨｚ，频率步进为２．５ＭＨｚ，相位噪声指标〈－（８８￣９３）ｄＢｃ／Ｈｚ，长期频率稳定度为１×１０＾－９／日，杂散抑制优于５５ｄＢ，谐波抑制优于５０ｄＢ，输出功率大于１４ｄＢｍ。     

三毫米低相噪锁相系统研究

采用锁相方法，解决了三毫米波信号源的高稳定和低相噪问题，经测试，９２．６ＧＨｚ时其相位噪声指标（傅氏频率为１ＫＨｚ时），为－７５ｄＢｃ／Ｈｚ，杂散优于－５５ｄＢｃ，输出功率大于１０ｍＷ。     

系统级封装的S频段射频收发模块研制

研制了一种小体积的S频段射频收发系统级封装( SIP)模块,内部集成了基于多种工艺的器件。模块接收通道一次变频,发射通道二次变频,内部集成中频和射频本振信号源。模块采用双腔结构,不同腔体之间通过绝缘子进行垂直互连,大大减小了模块体积,模块体积为40 mm×40 mm×10 mm。模块采用正向设计,其主要指标的测试结果为：接收通道动态范围-100~-40 dBm,输出信号0~2 dBm,噪声系数小于等于2.8 dB,带外抑制大于等于50 dBc;发射通道输出信号大于等于2 dBm,二次、三次谐波抑制大于等于60 dBc,杂波抑制大于等于55 dBc,相位噪声在1 kHz和10 kHz处分别小于等于-82 dBc/Hz和-91 dBc/Hz。实测结果与仿真结果基本一致。     

Frequency Sources in W-band Radar Front-end with Low Phase Noise

A W-band coherent stepped-frequency pulsed radar front-end is developed. It consists of a millimetre wave transmitting source, a mm-wave local source, a DDS with multi frequency points output and two microwave sources serving as local oscillators. All the sources are coherent with the 120 MHz referenced crystal oscillator. The mm-wave sources are realized by frequency multiplier chain, up-conversion and injection locking. The phase noise of fundamental-wave injection-locked W-band harmonic Gunn oscillator output signal achieves ?98 dBc/Hz at 10 kHz offset and the spurious output is less than ?50 dBc. The received intermediate frequency signal is also presented.     

1.8Vpp 250MS/s低谐波失真流水线ADC

采用40nm CMOS工艺设计了一款在250MS/s采样率下具有1.8Vpp满摆幅和低谐波失真性能的流水线ADC（Analog-to-Digital Converter）.针对传统源跟随器结构的输入缓冲器在大摆幅下驱动大采样电容时线性度恶化的问题,采用了改进型电流注入技术和漏端电压自举技术.ADC中实现采样和电荷转移功能的开关采用薄栅器件设计,其工作电压由片上LDO（Low Dropout Regulator）提供,在降低开关寄生和电荷注入的同时保障了器件的可靠性.测试结果表明,对于10.1MHz单音输入,该ADC在-1dBFS下的信噪失真比、无杂散动态范围和总谐波失真分别为68.3dB、76.4dBc、-75.1dBc,在-1.57dBFS下的信噪失真比、无杂散动态范围和总谐波失真分别达68.3dB、80.1dBc、-78.6dBc.     

低相位噪声微波频率源的研究

通过对微波频率源相位噪声的分析,针对一个C波段微波频率源低相位噪声的要求,对比分析了直接倍频、数字锁相以及高频鉴相之后再倍频三种方案之间的相位噪声差别。最终得出采用直接在超高频(UHF)波段对输入信号进行模拟鉴相并锁定之后再倍频才能达到所要求的相位噪声指标。对制成的样品进行了测试,取得了预期的相位噪声指标。该C波段微波频率源的相位噪声可以达到:≤-120 dBc/Hz@1 kHz,≤-125 dBc/Hz@10 kHz,≤-130dBc/Hz@100kHz,≤-140 dBc/Hz@1 MHz。直接在UHF波段进行高频鉴相的技术,通过提高鉴相频率大幅降低了微波锁相频率源的相位噪声。     

一种基于偏移源的频率合成技术分析

针对一种基于偏移源的频率合成技术,建立了锁相环(PLL)线性模型,对相位噪声和杂散信号性能进行分析。从分析结果看,在锁相环反馈支路中使用一个偏移源将压控振荡器(VCO)输出信号下混频至一个较低的中频,从而将锁相环的环路分频比大大降低,使改善后的锁相环噪底达到-135 dBc/Hz。介绍了偏移源和主环的关键合成技术,结合工程应用设计的基于偏移源的C频段频率合成器,相位噪声偏离载波10 kHz处≤-99 dBc/Hz,偏离载波100 kHz处≤-116 dBc/Hz,杂散小于-70 dBc。     

A 2.7-V 900-MHz/1.9-GHz dual-band transceiver IC for digitalwireless communication

A 2.7-V 900-MHz/1.9-GHz dual-band transceiver IC consisting of receive, transmit, and local oscillator (LO) sections is presented. The transmit section achieves an unwanted sideband suppression of -43 dBc, LO leakage of -59 dBc, and third-order spurious rejection of -70 dBc. The transmit output noise level is -165 dBc/Hz at a 20-MHz offset from the carrier. The on-chip very high-frequency oscillator has a phase-noise level of -106 dBc/Hz at 100-kHz offset when operating at 800 MHz. The receive section has 36 dB of gain with 36 dB of gain range in 12-dB steps. The transceiver IC has been fabricated using a 25-GHz f_t silicon bipolar process and is designed to operate over a supply-voltage range of 2.7-5.0 V     

A wideband frequency synthesizer for a receiver application at multiple frequencies

An integer-N frequency synthesizer for a receiver application at multiple frequencies was implemented in 0.18 μm IP6M CMOS technology. The synthesizer generates 2.57 GHz, 2.52 GHz, 2.4 GHz and 2.25 GHz local signals for the receiver. A wide-range voltage-controlled oscillator (VCO) based on a reconfigurable LC tank with a binary-weighted switched capacitor array and a switched inductor array is employed to cover the desired frequencies with a sufficient margin. The measured tuning range of the VCO is from 1.76 to 2.59 GHz. From the carriers of 2.57 GHz,2.52 GHz, 2.4 GHz and 2.25 GHz, the measured phase noises are -122.13 dBc/Hz, -122.19 dBc/Hz, -121.8 dBc/Hz and -121.05 dBc/Hz, at 1 MHz offset, respectively. Their in-band phase noises are -80.09 dBc/Hz, -80.29 dBe/Hz,-83.05 dBc/Hz and -86.38 dBc/Hz, respectively. The frequency synthesizer including buffers consumes a total power of 70 Mw from a 2 V power supply. The chip size is 1.5 × 1 mm~2.     

S波段低相位噪声参考原

阐述了研制Ｓ波段低相噪参考源所需的晶振相噪特性、倍频器相噪特性，指出研制低相噪参考源的途径，在此基础上研制出了Ｓ波段极低相噪参考源，经严格测量，其相位噪声在１ｋＨｚ处优于－１２１ｄＢｃ／Ｈｚ，１００ｋＨｚ以外的相噪平底优于－１３５ｄＢｃ／Ｈｚ。所用２０次培频器几乎无附加相噪。     

V波段小型化低相噪频率综合器

本文研究了一种V波段超小型低相噪频率综合器,研制了L段捷变频频综、Ku波段取样锁相源、上变频组件、倍频器等四个小型化组件.为了得到较低的相位噪声和捷变频速度,本捷变频频综采用上变频-倍频方案,其中DRO PLS保证低相位噪声性能,L波段捷变频频综保证捷变频功能.该频综尺寸为100×80×30mm³,相位噪声低于-86dBc/Hz(1kHz),捷变频时间小于40μs,杂波抑制优于-60dBc.