共查询到20条相似文献,搜索用时 109 毫秒
1.
2.
3.
普通数字延时滤波器虽然结构简单,但系数计算过程复杂,在延时参数快速变化时,系数更新速度无法满足实时性要求,在工程应用上受限制。采用Farrow结构数字延时滤波器能够更加灵活高效地进行分数延时滤波,延时参数改变时,无需重新计算滤波器系数,更容易在现场可编程门阵列(FPGA)上实现。介绍了一种Farrow结构数字延时滤波器,提出采用基于对称结构的滤波器系数求解方法,并经过加权优化,获得最终Farrow滤波器的系数。系数计算过程中,通过对设计所得Farrow滤波器延时精度和误差的分析,调整加权因子的取值和滤波器阶数,进而提高延时精度。计算机仿真结果证明了加权对称系数求解Farrow滤波器系数方法的有效性和实用性。 相似文献
5.
6.
7.
给出一种新颖可用于GSM系统手持机(MS)的甚小型多层平面有源滤波器的结构、等效电路模型、最优化的数学模型和实现方法。提出了提高程序运行效率的“优化筛选法”。计算并讨论了1.85GHz频率下该滤波器的结构参数值和等效电路元件值与射频参数的关系。由此获得了最佳结构参数和等效电路值,计算表明在通带范围内该滤波器具有低噪声性能。 相似文献
8.
9.
10.
11.
The implementation and characteristics of a compact lumpedelement threeorder low pass filter are presented in this paper. The filter with 120 MHz cut off frequency, as well as more than 20 dB of the attenuation above 360 MHz frequency band is successfully manufactured in an LTCC substrate with 40 pm layer thickness.The overall size of the filter is 2.0 mm×l.2 mm×0.9 mm. A good coincidence between the measured results and the fullwave electromagnetic designed responses is observed. 相似文献
12.
群时延精确设计的全差分四阶Bessel滤波器 总被引:1,自引:0,他引:1
采用MOS管有源电阻,提出了一种全差分R-MOSFET-C四阶Bessel有源低通滤波器,.通过调节工作于亚阈值区的CMOS管的沟道导纳补偿电阻值的大小,能抵消集成电路制造工艺中电阻值的一致偏差,实现Bessel有源滤波器群时延的精确设计.根据无源滤波器的状态方程完成有源滤波器的综合,应用3.3V,0.5μm CMOS工艺完成了群时延大小为0.75μs的四阶Bessel低通滤波器的管极计算机仿真,仿真结果表明所提电路正确有效,适于全集成. 相似文献
13.
14.
为了使矢量网络分析仪测得的S参数能便捷地计算体声波(BAW)滤波器的群时延波动,分别提出了在MATLAB、ADS中计算BAW滤波器群时延波动的两种方法。该文分别介绍了利用MATLAB编程和在ADS中计算群时延波动及流程,并对两种方法进行了比较;同时还指出在ADS中使用“delay(S12)”和“group_delay”计算群时延波动的区别。结果表明,用MATLAB与在ADS中使用“group_delay”计算的群时延波动基本吻合,均能准确计算出BAW滤波器的群时延波动。 相似文献
15.
提出了一种设计宽带雷达信号精确数字延迟滤波器设计方法。该方法采用两个线性调频信号级联,对参考信号进行时延,通过基于傅里叶变换的运算,完成任意群延迟滤波器系数的求取。采用该方法实现的非因果FIR数字滤波器具有延时精度高计算量小的特点。采用仿真对该方法的性能进行了评估。 相似文献
16.
提出了WOLA(Weighted Overlap-Add)并行结构的低时延DFT滤波器组的设计和FPGA实现方法.为降低系统总体时延,在综合考虑传递失真、混迭失真的基础上,将群时延引入系统目标函数,并采用非对称综合原型滤波器设计方法,提出迭代算法,实现了DFT滤波器组低时延优化设计.通过对DFT滤波器组中分析和综合功能的关键模块采用多路并行乘法、多级流水加法链设计,实现了并行的WOLA结构DFT滤波器组,降低FPGA实现的计算时延.整个设计在Xilinx公司的Zynq7020型号FPGA芯片上进行实现.PESQ测试表明,设计的DFT滤波器组能取得较好的语音质量.与串行WOLA结构的实现对比表明,在16kHz语音采样率下,并行的WOLA结构FPGA实现的总时延能降低1.192ms,其中群时延降低12%,计算时延降低29.2%. 相似文献
17.
群时延特性是变频链路的关键指标之一,文中对变频链路的各主要组成部分进行了时延特性分析,特别是实现了对单平衡等3种平衡混频器的相位和群时延特性分析,并给出了量的结果。实际的上变频器群时延特性测试结果同本文的研究结论一致。 相似文献
18.
本文提出了一种用有效的迭代拉格朗日乘子法设计精确重构的两通道低延迟滤波器组.该方法具有较高的计算效率,既能设计不同长度也能设计相同长度的滤波器组.文中给出了设计例子并与其它方法进行了比较.结果表明,用该方法设计的两通道低延迟滤波器组具有更高的阻带衰减. 相似文献
19.
为了减小由非恒定群延时所引起的滤波器的输出信号失真,本文提出一种适用于级联型无限长脉冲响应数字滤波器的群延时均衡优化方法.通过在级联型ⅡR数字滤波器每一级的输出插入全通均衡器,减小群延时在通带范围内的变化,进而减小滤波器的输出信号失真.对于本文提出的群延时优化方法,当采用1阶和2阶均衡器进行电路优化时,在0~100Hz的通带范围内,分别将群延时的变化量减小了28.19%和49.93%.基于0.18μm CMOS标准单元库进行逻辑综合与版图设计,最终得到整个滤波电路IP核版图的面积为0.1747mm2.相比于已有文献方法,本文方法在群延时优化上效果显著,电路实现上功耗和面积较小,非常适合片上系统应用. 相似文献
20.
Efficient Design of Low Delay Nonuniform Cosine Modulated Filter Banks Based on Gradient Information
An efflcient approach to the design of low delay nonuniform filter bank is presented which is derived from a uniform cosine modulated filter bank. In this derived nonuniform filter bank, the analysis and synthesis filters are combinations of the cosine modulated versions of a prototype filter. The design problem is formulated as a quadratic unconstrained least squares minimization prob- lem, in which the gradient vector of the objective function with respective to unknown parameters can be obtained analytically. A design example and comparisons are in- cluded which show that the proposed design method leads to filter banks with improved performance. 相似文献