Design and Implementation of Frequency Synthesizer

直接数字频率合成(DDS)是一种以固定的精确时钟源为基准,利用数字处理模块产生频率和相位均可调的输出信号的技术.为实现直接数字频率的合成,以美国lntel公司的DDS芯片8254和ATEML公司的芯片AT89C51为核心部件,给出一款频率合成器的设计方案.用户通过拨码开关输入所需频率信号的数据,利用单片机寻址相应的频率控制字,输入DDS芯片内核,通过改变调用ROM表中频率控制字的地址,来实现输出频率跳变的目的,同时在DDS输出端增加一个低通滤波器和放大器,可达到抑制杂散同时对输出信号进行放大,最终得到所要求的输出波形.     

一种单片机控制下的锁相频率合成器的设计

用单片机控制大规模集成锁相环频率合成电路来构成多频点频率合成器，使大规模集成锁相环频率合成电路的功能得到充分发挥。主要介绍该合成器的构成及关键件电路，并阐述了单片机控制系统的硬件结构及软件设计方法。     

基于CPLD和单片机的脉冲计数器设计与实现

脉冲计数器是数字电路中的一个典型应用,论文综合CPLD与单片机各自的优势,介绍了一种CPLD＋STC89LE52脉冲计数器的设计方案并加以实现。该脉冲计数器具有CPLD高速、稳定的特性又具备单片机控制灵活方便,易于编程实现交互性等特点,克服了用纯硬件电路实现可靠性低、延时大以及CPLD＋HDL编程实现交互性困难等缺陷,经过实际电路测试,该系统性能达到了设计要求。     

数字频率合成器设计分析

介绍频率合成的基本概念及频率合成器的技术指标,对设计的频率合成器的主要工作原理及性能进行分析.     

利用锁相环路实现程控频率合成技术的设计分析

本简要地叙述了应用锁相环路实现信号合成的基本原理。采用通用ＣＭＯＳ数字集成锁相环路ＣＤ４０４６,由ＭＣＳ－５１８０３１单片机设定预置值给定时器Ｔ１形成标频,并用定时／计数器８２５３为分频器,由锁相环路产生各种离散的频率输出,实现可程控频率合成技术的设计分析。     

一种可预置频率合成器的设计

介绍了利用大规模锁相环频率合成电路设计可预置多频频率合成器的原理及方法,并举例加以说明,所设计的频率合成器具有结构简单,操作方便,频率稳定高等特点。     

超高频数字式锁相环频率合成器

本文对７１３５～７１８ＭＨｚ的超高频数字式锁相调频频率合成器的组成、设计原理进行了介绍。测示结果表明：本调频合成器能够达到频率范围宽、波道间隔小、频率稳定度高、调制指数小等指标。在实际通信机中，对于多频道信号来说，最常见的是锁相式频率合成器。这种合成器，往往采用二种类型的环路：一种是脉冲取样锁相环；另一种是可变数字分频环以及模拟或它们之间的组合环。脉冲取样环存在着错锁，瞬时失锁等问题，从而使整个设备的可靠性降低。可变数字环路解决了错锁及瞬时失锁的问题，尤其对于频率间隔要求很小的合成器，更是常用可变数字分频环来实现。     

核磁共振信号频率测量系统的设计与实现

为提高核磁共振找水仪核磁共振信号频率的测量精度,设计并研制了核磁共振信号频率测量系统。该系统采用等精度测频原理,以CPLD（Complex Programmable Logic Device）为核心处理芯片,整个系统由信号调理电路、CPLD和单片机等构成,实现了核磁信号的整形调理、信号有效段的判断及核磁信号频率测试的功能。测试结果表明,该系统可较准确地测量出核磁信号的频率,其测量精度可达10^-5。     

一种四阶锁相频率合成器的环路设计

重点讨论了四阶锁相频率合成器的环路滤波器的设计.环路滤波器主要采用有源比例积分滤波器,为获得更好的环路性能,采用了三阶环路滤波器.通过环路开环传递函数,得到了环路的时间常数和环路滤波器的元件的设计公式.对环路进行了仿真实验,实验结果和实际测试表明总体性能较好,能满足项目要求.     

用于频率综合的电荷泵锁相环电路设计

在阐述了锁相环频率综合的工作原理、分析和设计方法的基础上,结合环路稳定性和相位噪声两方面因素对锁相环电路进行了建模及分析。采用安捷伦公司的ADS软件对锁相环进行了系统设计及仿真,并采用Cadence公司的Spectre-RF系列软件进行了锁相环具体电路设计和仿真。采用该方案设计的锁相环输出频率范围18.15 23 GHz,相位噪声-90 dBc/Hz,锁定时间小于5μs。     

乒乓环在跳频频踪中的应用

快速跳频锁相环技术已经广泛应用于短波、超短波、卫星通信以及雷达等军用领域。从频域上来看,跳频信号的频谱是一个在很宽频带上以不等间隔随机跳变的。与定频通信相比,跳频通信比较隐蔽也难以被截获。同时,跳频通信也具有良好的抗干扰能力,即使有部分频点被干扰,仍能在其他未被干扰的频点上进行正常的通信。文中主要介绍了下列四种跳频方式：1、直接混频法;2、高速单锁相环;3、DDS＋PLL快速跳频法;4、乒乓环交替输出法。     

伪随机序列快速跳频频率合成器的研制

军用跳频通信系统为了提高抗干扰能力和达到高的通信性能,要求跳频频率合成器具有高的跳频速度、低的相位噪声和杂散电平,同时输出频率按照伪随机序列跳变.本文介绍了一种伪随机序列快速跳频频率合成器.本跳频频率合成器采用直接数字频率合成技术(DDS)和锁相频率合成技术(PLL)相混合的形式产生高精度、高稳定的频率输出.该频率合成器的输出频率按m序列快速跳变,输出信号带宽为:350～510MHz,相位噪声优于-90dBC/Hz/1KHz,杂散电平优于-60dB.该频率合成器能应用于军用跳频通信系统,改善通信系统的抗干扰能力.     

高频快速锁相源设计

无线通讯中高性能频率源具有重要的作用,在雷达、通信设备、电子侦察的构成中占据核心地位,本文提出的锁相环频率合成器具有很多优点,比较突出的表现为信号频率高、功耗小、体积不大、具有很高的频率变化速度。锁相环频率合成器这一装置的主要用途就是对相位锁定。跳频源的设计主要依靠锁相技术来完成,主要采取ADF4112复合D/A转换器MAX538的模式。其输出频率基本满足7.8~8.6GHz左右连续可调,进而在更大范围内实现了锁相环路输出频率的可调性,为扩频通信领域关于源设计提供了有益借鉴。     

数字频率合成器底噪声估算

对数字频率合成器的PLL结构、DDS PLL结构和FN结构3种形式的底噪声产生的原因及其影响，进行系统分析，给出底噪声的计算方法。提出了降低底噪声的措施，指出数字频率合成器的发展趋势。     

通过点火脉冲测量汽油机转速的方法

介绍了一种通过点火脉冲和硬件测量汽油机转速的实现方法.该硬件电路采用锁相环技术来实现倍频,且全部采用CMOS低功耗器件,它的电源直接来自汽油机的点火脉冲,无需外接电源及内部电源,通过样机实验表明,该测速电路功耗极低,测量误差在±1r/min以内,足以满足实际的需要,且安装方便、简单实用,颇有推广价值.     

一种低频高精度全数字化倍频器

论述了一种全数字化倍频电路的设计，并对电路的精度及工作特性进行了详细分析。该倍频器可工作在低频范围内，通过改变时钟频率，也能够工作在高频段范围。它具有捕捉速度快、跟踪精度高、相位误差小、线路简单、工作可靠等特点，与一般数字倍频器相比其误差减小一倍、输入频率范围增大一倍。     

基于ADS仿真的P波段频综器设计与实现

针对某机载电子设备的需求,研制了低相噪、低杂散的P波段捷变频频综器.在提出频综器的总体设计方案的基础上,对P波段跳频基准模块的环路滤波器设计及杂散产生进行了探讨,运用ADS软件对P波段跳频基准模块的相位噪声、杂散及锁相时间进行了仿真设计,最后给出了工程实现结果.测试结果表明：各点单边带相噪总体优于110 dBc/Hz,杂散优于75 dBc,完全满足指标要求.     

X~Ku波段宽覆盖捷变频频率合成器研制

提出了一种宽相对覆盖、低相位噪声的捷变频频率合成方法。该方法首先利用混频锁相环方法进行宽带锁相得到低相噪性能与捷变频性能,进而针对混频锁相环在宽覆盖情况下环路带宽急剧变化而导致系统相噪和捷变频性能下降的问题,提出实时调节锁相环电路的鉴相增益,以对压控振荡器的等效压控增益非线性进行补偿,从而实现在宽覆盖范围内锁相环环路带宽基本保持恒定,即确保所覆盖范围内低相噪性能与捷变频性能的一致性。基于本方法研制实现的11.1~13.1 GHz,最小步进10 MHz的宽覆盖合成器全范围环路带宽基本保持在600 kHz,输出信号相噪优于-83 dBc/Hz@1kHz,捷变频时间小于10 μs。