美国国家半导体推出最低抖动的串行/解串器芯片组

美国国家半导体公司日前推出的一款全新串行，解串器芯片组包括35ps的业界最低峰峰值输出抖动、0．9UI的最低输入抖动容限、以及10^（-15）的误码率（BER）。该款串行，解串器芯片组数据串行速度可高达3．125Gbps．适用于工业及医疗用成像系统、通信系统基建设备、商用显示器．测试和测量等系统。     

DS4266：266MHz晶体振荡器

Maxim推出针对DDR存储应用的266MHz时钟振荡器DS4266。该器件具有精确的48％／52％占空比输出、低于1psRMS（12kHz至20MHz）的RMS抖动、以及±7．5ps（典型值）的周期间抖动。器件提高了系统的时钟裕量,并且在高速数据传输期间具有低误码率（BER）。DS4266占空比及抖动性能使其理想用于对时钟有严格要求的DDR存储系统。     

串行数字系统抖动研究

系统总抖动TJ（BER）是限制串行数字系统性能的重要因素,其研究价值在于维护系统良好BER。本文以抖动分类开篇。阐述TJ（BER）评价方法,串扰、时钟恢复和时钟抖动对TJ（BER）的影响及降低影响的方法。     

美国国家半导体推出业界相位噪声最低的时钟抖动滤除器系列产品

美国国家半导体公司（National Semiconductor）宣布推出一系列全新的时钟抖动滤除器,该系列产品拥有业界最低的相位噪声和均方根抖动性能：在12kHz与20MHz之间的均方根抖动只有111飞秒（fs）；若输出频率为184MHz，锁相环的宽带噪声基底则只有-162dBc／Hz。对于无线和有线通信系统、测试和测量设备、医疗成像系统、     

低抖动的专业级广播视频系统时钟发生器

多频时钟发生器LMH1982不但具备同步锁定功能,而且高分辨度时钟输出的抖动低至40ps（峰峰值）。LMH1982可为视频系统的ADC、DAC及FPGA收发器分别提供不同的参考时钟,确保3Gb／s、高清晰度及标准清晰度等串行数字接口（SDI）的输出抖动符合电影及电视工程师协会（SMPTE）的视频标准。     

一种改进的TLC抖动分解算法

抖动已成为现今高速串行通信系统中的一个极为关键的因素。基于时间延迟相关（Time Lag Correlate,TLC）的抖动分解算法能够分离抖动成分并估算抖动大小,但存在算法不稳定、估算结果误差较大以及运算耗时等不足。在TLC算法的基础上,结合FFT算法和滤波去噪处理方法,本文提出了一种改进的TLC算法。实验仿真结果验证改进方法能够有效地提高TLC抖动分解算法的精确性和时效性。     

利用频域时钟抖动分析加快设计验证过程

随着数据速率的提高．时钟抖动分析的需求也在与日俱增。在高速串行数据链路中．时钟抖动会影响发射机、传输线和接收机的数据抖动。保证时钟质量的测量也在不断发展。目前的重点是针对比特误码率．在时钟性能和系统性能之间建立直接联系。我们将探讨参考时钟的作用和时钟抖动对数据抖动的影响.     

高级抖动溯源分析方法

抖动是数字系统的信号完整性测试的核心内容之一,是时钟和串行信号的最重要测量参数（注：并行总线的最重要测量参数是建立时间和保持时间）。     

利用频域时钟抖动分析加快设计验证过程

简介 随着数据速率的提高，时钟抖动分析的需求也在与日俱增。在高速串行数据链路中，时钟抖动会影响发射机、传输线和接收机的数据抖动。保证时钟质量的测量也在不断发展。目前的重点是针对比特误码率，在时钟性能和系统性能之间建立直接联系。本文将探讨参考时钟的作用和时钟抖动对数据抖动的影响，并讨论在E5052B信号源分析仪（SSA）上运行的Agilent E5001A精确时钟抖动分析应用软件所配备的全新测量技术。     

LMK04000：时钟抖动滤除器

NS推出能提供超低噪声时钟的全新时钟抖动滤除器系列，采用该系列产品还可以免去系统加设外置的高性能压控晶体振荡器（VXCO）模块。LMK04000系列时钟抖动滤除器采用简洁的外置晶体及级联PLLatinum架构，其均方根抖动不超过200fs，可以有效改善系统的性能及准确度。     

利用频域时钟抖动分析加快设计验证过程

1引言 随着数据速率的提高，时钟抖动分析的需求也在与日俱增。在高速串行数据链路中，时钟抖动会影响发射机、传输线和接收机的数据抖动。保证时钟质量的测量也在不断发展。目前的重点是针对比特误码率，在时钟性能和系统性能之间建立直接联系。本文将探讨参考时钟的作用和时钟抖动对数据抖动的影响，并讨论在E5052B信号源分析仪（SSA）上运行的Agilent E5001A精确时钟抖动分析应用软件所配备的全新测量技术，     

数字电视系统原理及测试

本文论述了数字电视系统的基本原理，并结合一辆数字转播车系统，探究了串行数字系统中，误码，抖动，漂移，眼图，闪电，菱形等主要指标原理及测试方法。     

可满足12．5Gb／s高速数字接口测试的串行误码分析仪

J-BERT N4903B高效能串行误码分析仪,可为高达12．5Gb／s的高速数字接口提供完整的抖动容限测试。N4903B可提供经过校验、内建的抖动注入和信令功能,满足新一代高速嵌入式计算机和视频总线在测试与验证阶段需依赖复杂的抖动注入和信令技术的需求。J—BERT N4903B高效能串行BERT具有最完整且经过校验的抖动源,可提供具有符合PCIe 2．0标准之频谱分布的可选择随机抖动、单音和双音周期性抖动、扩频频率（SSC）和残余SSC、BUJ、内建ISI与正弦干扰。     

DS90UB913Q／914Q：串行器／解串器

德州仪器推出DS90UB913Q串行器与DS90UB914Q解串器,进一步壮大FPD．LinkⅢ汽车级芯片组产品阵营。该串行器／解串器芯片组可为驾驶员百万像素辅助摄像模块提供精密的视频及数据接口,无软件开销,线路更少,可降低功耗、成本,减轻重量。     

数字电视系统原理及测试

本文论述了数字电视系统的基本原理,并结合一辆数字转播车系统,探究了串行数字系统中,误码、抖动、漂移、眼图、闪电、菱形等主要指标原理及测试方法。     

美国国家半导体推出业界最低抖动的3Gbps SDI均衡器

美国国家半导体公司（National Semiconductor）最新推出的PowerWise？3Gbps（3G）串行数字接口（SDI）电缆均衡器可以简化多种不同产品的系统设计，可广泛应于广播设备视频路由器、视频交换器、视频分配放大器、编辑及转换设备等各类系统设计。这款功耗极底的均衡器LMHO384不论电缆长短，信号的输出对准抖动都低于其他同类产品，更符合工程师对硬件产品设计的要求。一般来说，抖动规定越严格，系统噪声越少，换言之，信号错误越少，影像越清晰亮丽。     

安立株式会社同信息产业部电信研究院共同研究抖动测试

近日．安立株式会社和信息产业部电信研究院（CATR）共同研究ITU—T Rec．O．172的抖动测试仪表溯源问题，在中国国内首次建立了依照ITu—T Rec．O．172的抖动测试仪表测试系统。建立该抖动仪表测试系统，不仅使CATR下属的通信计量中心今后也可以进行抖动枝正．同时也为STM一64抖动测试仪表能够严密地依照上述ITu—T规格的抖动标准进行枝准打下了基础。     

Silicon Labs振荡器有效降低通信和嵌入式系统的抖动和成本

Silicon Labs（芯科实验室有限公司）推出新型石英振荡器（XO）和压控石英振荡器（VCXO）系列产品。该系列产品频率可高达250MHz．具有良好的抖动效能,可有效降低系统成本和设计的复杂性,非常适用于高效能及成本敏感型应用产品。     

纳秒半导体激光器的时间抖动和触发同步特性

纳秒半导体激光器（LD）的时间抖动和多个LD并联触发的时间同步性是各类超快光电过程及应用中的重要参数。研究了纳秒脉冲LD（包括LD触发电路）的时间抖动特性以及2个LD的触发同步性。结果表明:纳秒LD（包括LD触发电路）的时间抖动与其驱动电路的驱动电压有关,均在亚纳秒量级范围。单只纳秒LD的时间抖动为72 ps,当1个LD驱动电路同时触发2个并联的纳秒LD时,每个纳秒LD的时间抖动增至约200 ps,2个并联纳秒LD的触发时间同步性近300 ps。     

具备高带宽数字内容保护（HDGP）功能的串行／解串器芯片组

FPD-Link III串行／解串器芯片组由DS90UH925Q串行器和HDS90UH926Q解串器组成。两款芯片均可通过一条双绞线电缆同时传送数字视频、音频和双向I^2C控制信号,而采用的接口技术符合Digital Content Protection（DCP）LLC制定的高带宽数字内容保护（HDCP）接口协议的有关规定。