CC4046锁相环电路及其在转速仪中的应用

简要介绍了CMOS单片锁相环（PLL）电路CC4046的工作原理，给出了锁相环的具体应用实例，同时结合60倍速转速检测仪的实用线路进行了相关的设计分析。     

巧妙利用数字锁相环测量汽车转速

利用数字锁相环芯片4046和可变计数器4018实现对汽车转速的测量,通过计数、译码、显示。直观得出测量结果,对关键的设计环节进行了仿真,验证了设计的可行性。     

锁相环在SDH网络中的应用

在同步数字网络中,同步是数据流正确传输的基础,因此同步技术是数字传输领域的关键技术。为了实现网络的同步,业界普遍采用锁相技术,因为锁相环的性能优越,尤其是数字锁相环的可调范围更宽而且更容易实现。文中以SDH(同步数字系列)技术为例,介绍了以锁相环为基础的同步技术的原理和特点,根据SDH网络中的同步结构和方式,提供了锁相环在SDH网络同步中的具体应用方案,着重分析了这种结构的特性。这种方案在实际应用中有较好的稳定性,对各种网络的同步是一种很好的参考。     

高密度可编程逻辑器件在高速锁相环中的应用

引言 本文介绍一种鉴相器(PD)的结构,它与压控振荡器(VCO)一起便构成频率合成器。除VCO及阻容件(时间常数)外的所有逻辑全部在ispLSI2032器件内实现。这些逻辑包括鉴相器及两个4bit可预置减计数器。 之所以指定用ispLSI2032器件,是因为它的性能好、尺寸小,ispLSI2032器件是当今已经上市的最高速度的高密度可编程逻辑器件,其集成密度为1000PLD门,系统速度可达150MHz。用它能更为方便快速地实现各种非标准化的特殊逻辑设计,而且在设计完成后随时随地可以进行修改和升级。 锁相环(PLL)电路在许多应用场合中被广泛采用,从通信到音频和视频设备。该电路用来确保某一时钟及其相位的稳定而且与某一参考信号相同步。     

光纤光栅的写入技术及其在光通信中的应用

本文对近年来发展起来的几种主要的光纤光栅紫外光写入技术和Ｃｈｉｒｐ光栅生成技术进行了全面的阐述,并介绍光纤光栅在激光和光通信中的一些应用。     

锁相环在城市交通信息系统中的应用

城市交通信息系统的关键是将交通信息实时地发送到用户手中,这一功能的实现离不开无线通信技术,文中简要介绍了城市交通信息系统的组成,提出了一种经济、可靠的无线数据传输方案,该方案采用CD4046对基带信号进行二次调制与解调,充分利用了现有的广播网和FM收发设备,节约了大量成本。文中详述了二次调制与解调的实现方法以及它在系统中的应用。     

Shannon定理在数字锁相环中的应用

传统的数字锁相环（ＤＰＬＬ）多采用吞脉冲的方法来实现ＤＣＯ,此方法要求工作频率远高于ＤＰＬＬ的输出频率。采用Ｓｈａｎｎｏｎ定理并结合延时抽头技术设计的ＤＰＬＬ,可使ＤＰＬＬ的输出频率接近工作频率。如采用２０ＭＨＺ的主时钟可以产生１６．３８４ＭＨＺ、１２．３５２ＭＨＺ甚至１９．４４ＭＨＺ的频率信号,且能获得较高的频率精度度。同时,本例采用了自适应误差补偿技术,可补偿工艺偏差,同时也可实时补偿由于温度     

CSL结构在集成锁相环中的应用

本文论述了利用新型的ＣＳＬ结构组成锁相环压控振荡器所带来的抗噪声能力 强、结构简单、高速、高集成度等特点。     

COMPARISON OF SIGMA-DELTA MODULATOR FOR FRACTIONAL-N PLL FREQUENCY SYNTHESIZER

This paper investigates the design of digital Sigma-Delta Modulator （SDM） for fractional-N frequency synthesizer. Characteristics of SDMs are compared through theory analysis and simulation. The curve of maximum-loop-bandwidth vs. maximum-phase-noise is suggested to be a new criterion to the performance of SDM, which greatly helps designers to select an appropriate SDM structure to meet their real application requirements and to reduce the cost as low as possible. A low-spur 3-order Multistage Noise Shaping （MASH）-1-1-1 SDM using three 2-bit first-order cascaded modulators is proposed, which balances the requirements of tone-free and maximum operation frequency.     

基于相位噪声的锁相环IP核选择判据

文章针对给定相位噪声为高斯分布和多高斯分布的情况，从相位噪声角度提出了选择锁相环IP（Intellectual Property)核的判据，理论计算结果通过了相位噪声软件仿真环境的验证，为深亚微米芯片设计理论的提升和完善做了有益的尝试。     

数字接收机抗干扰性能分析研究

模拟锁相环灵敏度高、测量误差小,因而大量地应用于干涉仪、连续波雷达、遥测等设备接收机中,但其存在环路跟踪稳定性的问题。固体发动机尾焰的等离子体,对测控信号能产生很大的信号衰减和相位干扰,使绝大多数的测控设备接收信号误差超差或失锁。为解决此问题,设计了一种新型数字接收机,在靶场某干涉仪上进行了搭载实验,通过大量飞行试验数据处理结果表明取得了很好的效果。     

非理想DDS输出信号分析及滤波处理

直接数字频率合成(DDS)技术广泛应用于可变时钟发生电路中,文中介绍了直接数字频率合成(DDS)技术的基本原理和非理想情况下DDS输出频谱结构,然后分析了工程实际中杂散对时钟信号的影响,最后解释了以滤波器和锁相环(PLL)改善输出时钟信号质量的原理,并给出了实验结果。     

碱性抛光液对硬盘基板抛光中表面状况的影响

阐述了化学机械抛光(CMP)技术在硬盘基板加工中发挥的重要作用,介绍了SiO2碱性抛光液的化学机械抛光机理以及抛光液在化学机械抛光中发挥的重要作用。使用河北工业大学研制的SiO2碱性抛光液对硬盘基板表面抛光,分析研究了抛光液中的浓度、表面活性剂以及去除量对抛光后硬盘基板表面状况的影响机理。总结了硬盘基板表面粗糙度随抛光液中的浓度、表面活性剂及去除量的变化规律以及抛光液的这些参数如何影响到硬盘基板的表面状况。在总结和分析这些规律的基础上,对抛光结果进行了检测。经检测得出,改善抛光后的硬盘基板表面质量(Ra=0.3926nm,Rrms=0.4953nm)取得了显著效果。     

An Analytical Approximation for the Pull‐Out Frequency of a PLL Employing a Sinusoidal Phase Detector

The pull‐out frequency of a second‐order phase lock loop (PLL) is an important parameter that quantifies the loop's ability to stay frequency locked under abrupt changes in the reference input frequency. In most cases, this must be determined numerically or approximated using asymptotic techniques, both of which require special knowledge, skills, and tools. An approximating formula is derived analytically for computing the pull‐out frequency for a second‐order Type II PLL that employs a sinusoidal characteristic phase detector. The pull‐out frequency of such PLLs can be easily approximated to satisfactory accuracy with this formula using a modern scientific calculator.