等精度频率计的实现

为了克服传统频率测量法不能满足等精度要求的缺点,提出一种基于FPGA的高速等精度频率测量系统的设计方案.系统由等精度频率测量FPGA模块和单片机主控电路2部分组成,利用FPGA实现等精度计数和锁存,单片机完成测量结果的计算和显示.测试结果表明:该系统可以实现1 Hz～20MHz频率范围内的频率测量,测量误差小于2×10<'-6>,并且在整个频率范围内测量精度一致,达到等精度测量要求.     

基于FPGA和NiosⅡ软核的纸张测量装置

传统印刷行业中纸张数量的计量通常采用电子磅秤、人工点数或超声波探测等.针对这些测量方式的弊端,设计了一种基于ALTERA公司的Cyclone Ⅳ系列FPGA和Nios Ⅱ软核的新型纸张测量装置,通过NE555搭建多谐振荡器,将纸张的电容转化为频率,利用FPGA等精度频率测量和Nios Ⅱ软核的浮点数计算,进而计算出纸张...     

基于FPGA的全自动等精度频率计设计

本文主要论述了利用可编程逻辑器件FPGA进行测频计数和实施控制实现频率计的设计过程。该频率计利用等精度的设计方法,克服了基于传统测频原理的频率计的测量精度随被测信号频率的变化而变化的缺点。     

基于FPGA的等精度频率计的设计与实现

利用等精度测量原理，通过FPGA运用VHDL编程设计一个数字式频率计，精度范围在DC～100MHz，给出实现代码和仿真波形。设计具有较高的实用性和可靠性。     

基于FPGA与单片机的等精度频率计的设计

根据等精度测量原理,设计了一种基于FPGA和单片机的等精度频率计。系统主要包括信号预处理电路、单片机控制电路、FPGA测频电路和显示电路等。被测频率信号和标准频率信号经过整形放大处理后输入FPGA．单片机控制FPGA对两路信号进行计数并读取测频数据,单片机将读取的测频数据经过运算处理后显示。测试结果表明,该频率计实现了整个频率测量范围内的测量精度相等,测量精度高,稳定性好。     

基于FPGA中8051核等精度频率计的设计

论文设计的等精度数字频率计,是以FPGA为核心,用IP核仿真单片机,大大缩减了设备复杂程度和成本,具有高度的灵活性,同时达到了较高的测量精度和测量速度。     

基于NiosⅡ的通道PWM信号测量/产生器节点设计

针对于列车控制系统半实物仿真平台测速测距模块的多通道PWM信号测量／产生的要求,提出了一种利用NiosⅡ软核处理器替代通讯用MCU的智能多通道PWM信号测量／产生器的设计方案。     

基于FPGA数字等精度频率计的设计

等精度频率计是在数字逻辑电路中的典型应用,它也是现代微电子领域中不可缺少的测量仪器。本设计就是根据等精度的测频基本原理,提出的整体设计方案。以FPGA芯片为核心电路,采用VHDL语言编写子电路程序组建出顶层原理图,通过运用QuartusⅡ软件,进行编译仿真,最后下载到实验电路板。依照实际中频率计的使用情况,设计了八位数码管显示的等精度频率计,能够提高频率测量的精准度,减少测量误差。     

基于NiosⅡ的嵌入式网络通信系统设计

介绍了第二代片上软核处理器NiosⅡ和嵌入式网络通信协议栈uIP,给出了片上系统的配置、校验、计算和自定义指令的系统设计方法,同时给出了网络接口芯片底层驱动程序以及uIP协议栈程序在NiosⅡ上进行移植的软件设计流程。     

智能等精度计数器设计

基于传统测频原理的频率计的精度将随着被测信号频率的下降而降低,在实用中有较大的局限性。在雷达、线电接收机等信号处理中,为了准确测量和定位,对计数器的计数精度有极高的要求。而在测频时为了保证对不同频率的输入信号都能进行精确测量,还需要采用等精度测量。等精度频率计不但具有较高的测量精度,而在整个频率区域内精度保持恒定。当输入信号为正弦波、方波、三角波等周期信号时,我们可以利用等精度原理,设计智能通用计数器并以此来测量信号的频率。     

提高频率计精度的方法

频率是我们日常生活和工作中最常用的基本参量,频率的测量是最基本的测量之一。现代电子科技的进步,极大地提高了频率计算测试的稳定度和准确度,把时间频率的测量精度提高到了一个新的高度。本文论述了在传统的等精度频率测量基础上,以量化时延法和游标内插法进一步提高等精度测频精度的特点与可行性,     

等精度多功能数字频率计

根据等精度测频原理,本系统设计制作了一个基于凌阳16位单片机SPCE061A和可编程逻辑器件EMP7128SLC84-15的多功能数字频率计,达到了预期的设计效果。     

基于Nios Ⅱ处理器的以太网口显示屏系统的设计

文章提出了一种基于NiosⅡ处理器的以太网口显示屏系统的软硬件实现方案,以取代常见的串口显示屏系统。该方案以一片FPGA为核心,其中设计TNiosⅡ处理器、LCD显示控制器、以太网接口模块等模块,配合外围的SDRAM存储器、以太网接口芯片、显示屏构成整个硬件设计。软件上,接收上位机发送的以太网协议数据包,在显示屏上显示相应图形。该以太网口显示屏系统,克NT与上位机的连接距离限制,具有较高显示分辨率、显示数据更新较快的特点,有较高应用价值。     

基于Nios Ⅱ的嵌入式Web服务器

21世纪计算机网络已经成为人们广泛使用的工具。通过计算机网络，人们可以进行网络控制、信息交换等。本文介绍一种基于Nios Ⅱ处理器的嵌入式Web服务器的设计方法。系统在Cyclone系列1C20F400C7芯片上，采用软核处理器Nios Ⅱ来配置核心处理器。Nios Ⅱ核是用户可随时配置和构建的32位指令集和数据通道的嵌入式系统微处理器IP核，网络协议采用LWIP，这是一种专门针对嵌入式系统应用而设计的网络通信协议，接口芯片使用LAN9C111。本文基于Nios Ⅱ的嵌入式Web服务器能够达到预期的效果，用户可以通过IE浏览器浏览存储在FLASH芯片中的网页，由于CPU本身是以软核的方式实现，其功能可根据需要进行定制，非常灵活。     

基于NiosⅡ的UART设计与实现

设计了一种基于NiosⅡ的UART系统,采用软硬件协作设计的思想调用了UART核并通过编译相关软件驱动的方式实现RS232协议的通信。首先介绍了UART的协议原理,然后描述了基本的硬件构造和软件编程方法。编译仿真无误后下载到芯片通过串口调试软件进行了调试验证。     

基于NiosⅡ的学习型遥控器设计

以AlteraFPGA系列CycloneEPlCl2Q240C8器件为载体,通过SoPC技术构建嵌入式软核NiosⅡ处理器平台,运用VerilogHDL硬件描述语言设计等精度测量载波频率IP核、红外信号解调IP核、红外编码脉宽测量IP核和红外发送调制逻辑电路,以实现载波的精确测量、红外信号解调、脉宽测量和调制功能,并给出了外围硬件电路和软件设计方案。实验表明,该遥控器解决了单片机因时钟频率低而无法对载波频率进行测量的瓶颈,实现了对任何一款普通遥控器的按键编码学习,真正完成了学习型遥控器的学习功能。     

基于Nios Ⅱ的数字音频自动增益控制系统

目前国内大多数数字处理实时系统采用ARM或者DSP为核心处理器件结构,存在结构复杂、成本高的缺点。通过对数字音频研究,提出了数字音频的自动增益控制系统的方案。定制了以NiosⅡ为核心的处理器,移植了μC／OSⅡ实时操作系统,设计了数字音频采集IP核,采用3电平法,实现了具有静音处理功能的数字音频信号的自动增益控制系统。实验结果表明：系统体积小、功耗低、实时性强,可广泛应用于数字电视和数字音频播放当中。     

基于CPLD和单片机的等精度数字频率计设计

根据相位重合点理论对等精度数字频率计进行改进,采用该理论可使对标准频率信号和待测频率的计数同时开始,消除了对标准频率信号计数时±1个周期的误差。系统设计主要包括三部分:待测频率的整形放大部分;计数部分,采用CPLD,相位重合点的检测也在CPLD中完成;频率的计算和显示部分由单片机AT89C51完成。CPLD部分的仿真使用Max+PlusⅡ,单片机部分的仿真使用Protues软件。测试结果表明,待测频率在1 Hz~10 MHz范围内,频率计测量精度高,稳定性好。     

基于Verilog语言的等精度频率计设计

介绍了等精度测量频率的原理,利用Verilog硬件描述语言设计实现了频率计内部功能模块,对传统的等精度测量方法进行了改进,增加了测量脉冲宽度的功能;采用AT89S51单片机进行数据运算处理,利用液晶显示器对测量的频率、周期、占空比进行实时显示,可读性好.充分发挥FPGA(现场可编程门阵列)的高速数据采集能力和单片机的高效计算与控制能力,使两者有机地结合起来.在QuartusⅡ6.0 EDA(电子设计自动化)开发平台上进行仿真、测试,并最终下载到FPGA芯片内部.系统测量精度高,实时性好,具有很好的应用前景.