MIPS科技和Virage Logic联手推出新型内核优化IP工具包

MIPS科技公司和Virage Logic公司推出共同开发的最新内核优化IP工具包。该工具包采用Virage Logic面积、速度和功耗存储器（ASAP Memory）以及ASAP Logic高速（HS）IP。新系列内核优化IP工具包可为MIPS用户提供专门用于充分发挥MIPS处理器内核性能的IP。     

ADI推出医疗与通信专用高速模数转换器

Analog Devices,Inc．宣布其产品系列新增一款4通道高速模数转换器（ADC）AD9653。AD9653ADC专为医疗成像和通信应用而设计,具有高通道密度、低功耗和小尺寸等特性,可为系统工程师提供更高的设计灵活性和更低的每通道数据转换成本。AD965316位ADC是对已发布的12位和14位版本的补充,构成了引脚兼容、功耗与尺寸优化的高速转换器产品系列。     

Altera发售大容量FPGA

Altera公司宣布开始提供大容量的FPGA。其65nmStratixⅢ系列的型号之一EP3SL340，具有340K逻辑单元（LE）容量，支持DDR3存储器，接口速率超过1067Mbps，功耗极低。Stratix Ⅲ FPGA是各类最终市场多种应用的理想解决方案，包括通信、计算机、存储以及航空航天等领域。     

Altera发布新的CycloneⅢLSFPGA

Altera公司发布具有安全特性的低功耗系列FPGA。新的Altera CycloneⅢLSFPGA在单位面积电路板上具有密度最大的逻辑、存储器和DSP资源。这些器件功耗极低，200K逻辑单元（LE）的静态功耗低于0．25W。现在已经开始发售的CycloneⅢLSFPGA面向所有市场领域中对功耗和电路板面积非常敏感的应用。     

高速高密度多芯片模块的热设计

由多个芯片直接安装在电路基片上的多芯片模块（ＭＣＭ）可望缩短布线长度，提高运算速度和组装密度，从而应用于宽带综合服务数字网络（Ｂ—ＩＳＤＮ）中。然而，随着半导体器件储存成度和组装密度的提高和模块外形尺寸的缩小，功耗密度随之增加。这使得热设计显得更加重要。本文介始了在高速高密度多芯片模块的热设计中应用有限元分析法模型的边界条件。着重研究了热路、散热片以及提高热传递模拟精度的方示。     

基于PIC单片机的找水系统设计

通过分析时间域电磁法（ TEM）探测原理,简化了磁感应线圈设计,设计了以PIC单片机作为控制核心,集成了信号发生单元、接收处理单元和数据传输单元的检测系统,开展了现场测试。测试结果表明：该系统可有效实现对套管外部地层信息的探测,准确区分油水界面,有效径向探测距离可以达到0.8 m,具有控制便捷、探测距离远、性能可靠、集成度高以及功耗低的特点,为套后油层水淹监测提供了新方法。     

高层次综合中基于整数线性规划模型的多目标功耗优化算法

考虑峰值周期功耗和峰值模块功耗的同时优化,并尽可能地降低电路的功耗时延乘积指标.利用参数化功能单元库中各个功能模块的具体物理信息,在多供电电压、多调度周期模式下,建立了整数线性规划模型及其相应的6组约束条件,并将高层次综合中的调度过程和功能单元的绑定过程统一起来进行了模型化.文中算法已经成功地应用到自行开发的高层次综合工具之中,算法中得到的数据结果可以直接用于下一步的布图规划.对测试用例的实验进一步说明:同时优化峰值周期功耗和峰值模块功耗可以取得更好的综合结果,并且改善功耗时延乘积项的值(平均降低了30%),提高电路的可靠性和稳定性.     

风河公司与Freescale联合推出预先集成车载设备解决方案

全球领先的设备软件优化（DSO）厂商风河系统公司和全球领先的嵌入式半导体厂商Freescale半导体公司近日宣布了车载设备产品平台的试用版及演示套件，这是风河公司针对车载通信／信息娱乐系统行业推出的第一款预先集成解决方案，其中包括了一套可在Freescale Media5200上运行的汽车信息娱乐解决方案。这个试用套件的软件部分由风河公司车载设备软件平台、Datalight公司的FlashFX Pro与Reliance flash件系统以及Tilcon公司的绘图引擎与库构成。利用这套预先集成的软件技术，车载设备OEM厂商可以立即投入新项目的开发，从而加快新产品的上市速度。据评估，该项试用套件可以为汽车OEM厂商提供开发车载信息设备所需的25％至60％的程序码。     

IGBT中压变频装置及其在安钢高线的应用

介绍了西门子公司的IGBT中压变频装置(MV)在安钢高速线材机组中的应用情况。并对中压传动控制系统的基本组成即整流单元、中间单元、逆变单元和工作原理做了详细介绍,包括硬件和软件部分。总结了安钢高速线材生产线两套装置投用以来所出现的问题以及对应问题的解决办法。现场应用证明该控制系统具有高动态性能、高可靠性、经济、节能等特点,可以为从事大型异步电动机控制系统设计和调试者提供较好的借鉴和帮助。     

英特尔首次展示下一代Nehalem微处理器架构

IDT公司日前宣布推出S款新的PCIExpress（PCIe）交换器，以应对PC、嵌入式和消费应用连接方面的系统I／O挑战。这些从3通道3端口交换器到8通道5端口交换器的器件，利用了IDT在高速交换方面的专长，同时采用PCIExpress标准，以功耗有效的方式实现处理、存储和网络系统单元的无缝连接。新的交换器经过了优化，可满足嵌入式医疗、汽车、PC和消费应用所需的低通道和低端口数的特定I／O连接的需要。     

高速低功耗维持比译码器的设计与实现

提出了一种基于改进T－算法和回溯法的高速低功耗维特比（Viterbi)译码器。该译码器采用了并行和流水结构以提高速度，减少了加－比－选模块中不必要的操作，并在回溯过程中采用了幸存路径复用的方法，为利用时钟关断技术降低系统功耗提供了可能。利用0．25μmCMOS工艺，成功地设计并实现了（2，1，7）Viterbi译码器，其电路规模约为5万等效门，芯片内核面积为2．18mm^2，译码速度可达100MHz，而译码延迟仅为32个时钟周期，可用于高速数字通信系统如DTV或HDTV等场合中。     

一种低功耗色彩空间转换模块的FPGA实现

介绍了一种视频压缩系统中使用的色彩空间转换（从RGB到YCbCr）模块的FPGA实现。首先,使用FMC算法实现了色彩空间转换模块,并基于色彩空间转换模块在视频压缩系统中的应用特点提出了一种改进方式,在该方法中使用了少量的单元实现了面积优化和功耗优化。在低采样率的模式下可以减少30%的动态功耗。     

基于Innovus的低功耗物理设计

为了减少芯片功耗,可靠的低功耗物理设计必不可少。基于新一代布局布线工具Innovus,分四个部分阐述了新的低功耗物理设计流程。这些内容包括:基于低功耗的物理库设计;低功耗布局和优化、基于输入向量的功耗优化;低功耗时钟树协同设计CCOPT(clock concurrent optimization);时钟树后低功耗优化。Innovus作为Cadence全新的布局布线工具,提供基于Giga Opt引擎的功耗驱动优化和高级时钟树协同优化(CCOPT)等方法,有效帮助设计者实现低功耗芯片设计。全新的低功耗物理设计可改善芯片数字逻辑15%功耗。     

基于DSP的高速图像数据处理机制的设计

本文基于模拟器件公司的Blackfin系列DSP,设计实现了一套完整的高速图像采集压缩编码系统。本文主要针对该系统中的三部分高速大量数据流进行了分析,深入讨论了其产生的原因及其对系统性能的影响。根据BlackfinDSP特有的PPI接口以及为图像处理专门优化过的DMA机制,设计了完整的高速图像数据处理机制,其中包括了对于三部分数据流专门设计的三套子机制:原始图像数据的采集、图像处理最小单元的提取和搬移以及压缩后图像数据的搬移,通过PPI接口、乒乓缓存和循环缓存与DMA和Memory-DMA的配合实现了高效率的图像数据处理。     

瑞萨科技开发采用高速运行技术的1GHz可综合DSP核

瑞萨科技公司宣布，已开发出一种高速、低功耗可综合DSP（数字信号处理器）核系统级芯片（SoC）器件。该DSP核采用了一种包括饱和预测器电路的新型饱和处理方法，以及可提高运行速度的分层结构布局技术。这些技术进展有助于实现比以前的瑞萨DSP设计快约20％的内核速度。     

防止功耗分析的安全DES_PA算法研究

本文通过对功耗分析的研究，分析了三种防止差分功耗分析攻击的理论方法，其中着重探讨了功耗随机化技术。以此为基础，把MASK技术应用到标准DES算法中，设计了一种防止功耗攻击的安全DES加密算法，无论软件还是硬件实现该改进加密算法，均可有效改变其功耗特征。最后使用Candence公司的Verilog-Ⅵ仿真器验证了功耗随机化的引入对DES加密运算没有影响。综合结果表明，基于0．25μm slow单元库工艺下，DESPA模块的综合规模为1859个单元，最大延时为9．69ns，可工作于100MHz左右的频率下，各项性能指标均能满足智能卡和信息安全系统的要求，对于工业领域具有实际的应用价值。     

基于VC++和NI PCI6723的轨道车辆车轴转速模拟发生装置

开发了一套基于VC 和NIPCI6732的轨道车辆车轴转速模拟发生装置,用于车辆制动控制单元的性能检验和优化.该装置通过电脑控制NI PCI-6723模拟量卡,根据需要的速度产生电压,并通过电压频率转换单元将电压信号转化为相应的速度信号,从而进行后继的制动控制单元测试.实际应用中,该装置可提供研制制动控制单元所需要的各种特性的速度信号,为其设计与优化提供了可靠保障,极大地降低了研制成本和生产周期.     

CMOS电路动静态功耗协同分析

文章在分析了现有功耗模型后，给出了一种动态功耗和静态功耗协同分析方法，定义了均方率（VER）和最大偏移率（MSR）两个基本参数，它们和均值与方差一起，用来描述复杂的功耗行为，给低功耗设计提供了更多有用信息。基于ISCAS85、ISCAS89和ITC99电路集的实验表明，该文提出的方法和相关参数对低功耗设计和热量耗散是非常有价值的。     

多核、多线程处理器的低功耗设计技术研究

随着微处理器设计技术和半导体制造工艺的进步，芯片的规模和复杂度急剧增大，超高的功耗密度对系统稳定性造成很大影响，功耗壁垒已经成为提升微处理器性能的最大障碍。本文介绍了低功耗设计的基本原理、研究内容、设计方法，分析了CMP和SMT体系结构的功耗需求和特性，讨论了不同的功耗优化策略在两种体系结构下的适用程度以及对性能造成的影响。针对多核、多线程体系结构，着重从系统级、结构级和电路级等不同抽象层次对典型的功耗优化技术做了讨论。最后，展望了未来微处理器低功耗设计技术的发展趋势。     

基于入侵防御系统的完备化规则库

对于目前入侵防御系统（IPS）中规则库日益增大并且无法完备的特点,提出了一套完备化规则库系统。通过对网络操作行为的分解和对各种数据的挖掘,形成最基本最小的网络行为语言描述单元（网络行为描述DNA）,再使用Teiresias进化算法对其进行全局遍历性的组合,计算产生新的描述语言,进行可行性判断后,对可行的结果进行规则匹配并进行风险评估,产生新的防御规则,从而达到入侵防御系统规则库完备的目的。