基于PROTEUS数字频率计的设计

该数字频率计主要由74系列集成电路组成，它除具有基本的计频功能外，还具有对信号进行放大整形、选择时基信号，自动清零，自动换挡等功能。将待测频率的信号加入到信号输入端，与时基信号经闸门电路送入低位计数器的脉冲端开始计数，利用时基信号的下降沿经反相器去控制锁存器74HC273，将信号馈存，并用时基信号的低电平去给计数器清零，达到了很好的效果，以此实现计数．清零，换挡的功能。并通过Proteus仿真软件验证了设计的正确性。     

基于NI MULTISIM 11.0软件的数字钟设计与仿真

数字电子钟是一个对标准频率(1Hz)进行计数的计数电路。由振荡电路形成秒脉冲信号,秒脉冲信号输入计数器进行计数,并把累计结果以"时"、"分"、"秒"的数字显示出来。秒计数器电路计满60后触发分计数器电路,分计数器电路计满60后触发时计数器电路,当计满24小时后又开始下一轮的循环计数。由振荡电路、计数器、数码显示器、校时电路、整点报时电路等几部分组成。     

数字集成芯片构成的频率计数器设计

频率计数器是一种用数字显示的频率测量仪表,它不仅可以测量正弦信号、三角波信号、方波信号和尖脉冲信号的频率,而且还能对其他多种非电量信号的频率进行测量。系统采用555定时器组成的多谐振荡器作为时基产生电路,产生频率为1 kHz的控制信号,而被测信号经过一个放大整形电路,将其变化成满足系统要求的计数脉冲信号,然后用频率计数器测量单位时间内变化次数,即被测信号的频率。     

利用看门狗和端口中断实现电子计数法测频

<正> 频率是单位时间内周期性过程重复、循环或震动的次数,记为f。因此,某一信号在T秒内变化了N次,可知该信号的频率为:f=N/T。图1是电子计数式频率计的原理框图,它主要由四部分组成。计数脉冲形成电路:该部分的作用是将被测的周期信号经过放大、整形后转换     

基于74LS162数字钟设计及时间校准研究

数字钟电路一般设有校时功能。本文基于不截断正常的计数通路和加入校时脉冲信号对数字钟进行校时。采用了将所有计数器芯片74LS162的计数时钟输入端CP端均接同一个CP信号、将所有计数器芯片的置数端连在一起的方法。所设计的电路仅通过开关的接通或断开便可调整数字钟的时间值,而且时、分、秒的校时操作是任意的和互不干扰的。电路的...     

用异或门倍频计数频率

如图所示在第一级数字计数器间插入一个异或门,构成的倍频电路,可以用于有噪声干扰的工业环境,电路可用一般的计数器和异或门构成。将异或门串接在计数器的时钟输入端成为一个数字控制的反相器。计数器的最低位输出作为控制信号。电路复位后,计数器的Q_0输出为低电平,异或门IC_1(MC14070B)相当于一个同相缓冲器。计数器IC_2(MC14518)在时钟正跳变边沿计数。当时钟输入正跳时,IC_2的Q_0输出变为高电平(图b),这时的异或门又相当于一个反相器。在输入信号的负跳边沿出现时,计数器的时钟输入端产生正跳变,又使Q_0输出变为低电平。输入信号使这一系列操作重复进行,其结果时钟信号的频率为输入信号频率的2倍,     

在给定频率的两个信号下用于产生二进位信号的数字电路

为了在给定频率比率的二个信号下产生二进制信号，将第一个高频信号用于第一个上升计数器的记数输入，计数器的最大记数大于频率比率，通过一只解码器－－它具有一个表示全程计数的输出，一个表示频率比率计数前计数的计数输出和一个表示频率比率计数的输出，可监视在连续计数高量程中，第一个上升计数器记数所达到的值，其中连续计数包括频率比率记数和最大记数，第一个输出与电子闭合开关控制输入端相连；第二个输出与单稳态多谐振荡器的触发脉冲输入相连，第三个输出与电子开关的二个信号输入之一相连，而电子开关的另一个信号输入与闭合开关的输出相连，多谐振荡器的输出与升降计数器的升降控制输入连接，升降计数器的低计数输出和高计数输出分别与RS触发器的R输入和S输入耦合。振荡器的Q输出与开关的控制输入相接。当开关输出与第一个上升计数器的复位输入耦合时，最大计数锁定的第二上升计数器起始－复位输入与触发器的Q输出相连，第二个信号分别加到闭路接点的信号输入端及第二上升计数器的Q输出相连，第二个信号分别加到闭路接点的信号输入端及第二上升计数器和升降计数器的记数输入端，二进位信号出现在第二上升记数器的最大计数输出端。     

实用频率比较器

本文介绍两个实用的频率比较器.它们线路简单,使用起来就像电压比较器那样方便.在输入端加上两个不同频率的信号时,线路将根据二者频率偏差的方向,输出“1”或“0”. 图1所示的频率比较器只用了三块电路:两块CH4024(七级二进制加法计数器,作分频用)和一块CO39(四组二输入端或非门).f_??和f_R分别代表输入频率和基准频率(当然两者可以交换,不过输出极性相反).因为两个分频器的接法完全相同,所以,在计数     

CMOS定时控制器CH279的应用

定时控制器CH279是上海无线电十四厂生产的一种CMOS中规模专用集成电路。CH279外接32768Hz石英晶体,可获得时间为1s的取样闸门,以及周期为1.00006 s宽度为30μs的R端输出脉冲。该电路可以对输入脉冲进行定时取样(定时1s),输出每秒取出的脉冲串,通过对此脉冲串计数,即可获得每秒脉冲数。这个功能使CH279可以作为频率计数器或转速仪表等的核心部件。另外每秒(略大于1s,但可修正为近似1s)一次的R端输出脉冲,可给其他仪器提供基准秒信号。 CH279为扁平或双列18脚封装。图1所示为CH279引脚排列图。图2为CH279内部方框图。     

倒计数器测频电路的设计与实现

将雷达发射脉冲信号下变频并整形形成中频TTL(晶体管-晶体管逻辑电路)方波信号,根据倒计数器测频的原理,选择二进制同步计数器74LS161三片级联后对该信号进行计数,取信号的300个脉冲形成计数区间,在此区间内用三片级联的74F161对100 MHz的标准方波进行计数,随后将计数结果送入单片机,由单片机计算出当前的中频频率,在控制DDS本振频率合成器对本振输出进行调整,保证中频信号频率稳定在规定范围内,由此构成数字式的雷达自动频率控制系统.     

用于广播接收的数字式锁相环频率合成调谐器(续)

四、脉冲吞咽计数的两种预置方式前面提到数据锁存器对主计数器和吞咽计数器的预置有两种方式,在本节中我们将结合具体电路来分别加以介绍。1. 预置所需分频比的方案当我们从键盘输入所需接收的波段和频率数据或从微机的RAM 中调出事先所预置存储的某一频率数据时,微机自动计算出所需分频比N,然后将N 送入数据锁存器中锁存起来。在每一个计数周期开始时数据锁存器将分频比N 预置到由主计数器(N_P)和吞咽计数器(N_S)组成的整个计数链中,达到不同频率下可变分频比的要求。     

锁相环式频率合成器的频率控制电路

这里报导的几种控制电路可以决定锁相环的上、下频限和离散的连续频段的个数。在控制电路中,锁相环的除 N 计数器接在 BCD(二一十进制加法器)加法器的输出端,BCD 的第一组输入接在 BCD 开关上,用以决定合成器输出信号的频率下限。扫描时钟电路驱动的十进计数器接在加法器的另一组输入端,可以有选择地递增除 N 计数器的 N。用可编程序的逻辑电路监控十进计数器的输出信号以控制离散频段的个数。另一个可编程序的逻辑电路监控 BGD 加法器的输出以控制合成器输出信号的频率上限。此外 BCD 加法器加上转换开关就能输出更多的频段数。     

低频信号的频率测量电路

如图所示的测速电路可用来测量周期为0.33～40.96秒的心跳,呼吸率和其它低频信号。该电路检测f_(IN)的周期,计算每分钟的等较脉冲数并修正相应的LCD。(尽管十进制的读数为60f_(IN),但电路不能精确处理60f_(IN)的频率)。电路的计算功能是通过计数和比较技术进行的,花费时间为0.33秒。为了帮助分析理解电路工作原理,假定复位脉冲加在IC_1的15脚,把Q_1和Q_2置低。第一个f_(IN)脉冲使Q_1为高,并打开IC_(3A)门,允许100H_2脉冲驱动计数器IC_4。下一个f_(IN)脉冲使Q_1为     

四位十进制减法定时、计数集成电路TEC9410

<正> TEC9410是最新推出的四位十进制减法定时、计数专用集成电路,采用大规模CMOS工艺制作。该IC由振荡及分频、数码预置、四位BCD码减法计数器、七段译码驱动、LED动态扫描等电路组成。它具有集成度高、抗干扰能力强、功能齐全、性能可靠、外围元件少等优点。多片TED9410级联也十分简便,只需二根连线就可组成八位甚至更多位的减法定时、计数器: 工作原理 1.振荡和计时分频电路 TEC9410的OSC1、OSC2外接32768Hz晶振,产生32768Hz基本频率。计时分频电路产生0.01秒、1秒、1分三个时基信号。这些信号可作为四位BCD码减法计数器CP的输入脉冲。     

智能等精度计数器设计

基于传统测频原理的频率计的精度将随着被测信号频率的下降而降低,在实用中有较大的局限性。在雷达、线电接收机等信号处理中,为了准确测量和定位,对计数器的计数精度有极高的要求。而在测频时为了保证对不同频率的输入信号都能进行精确测量,还需要采用等精度测量。等精度频率计不但具有较高的测量精度,而在整个频率区域内精度保持恒定。当输入信号为正弦波、方波、三角波等周期信号时,我们可以利用等精度原理,设计智能通用计数器并以此来测量信号的频率。     

自制25MHz频率计数器

拥有一台频率计数器是每一个业余电子爱好者的愿望,只是由于其价格昂贵而无法实现。本文介绍的自制频率计数器可正确计数至25MHz,其所用元器件小到可使整机装进一只肥皂盒大小的外壳内。图1是其完整的电路图,其全部功能由计数电路、输入调整电路、分档电路、定时电路和显示电路等五个基本部分组成。现分别加以介绍。 一、计数电路 采用Intersil公司的ICM7224IPL芯片,它是CMOS系列74C946计数/锁存/显示驱动器芯片的改进型号,其典型的计数频率可达25MHz以上。 ICM7224直接驱动四位LCD显示器,它有复位、时钟和使能输入端。复位输入端使计数器全部恢复至     

基于单片机控制的数字频率计设计

提出一种基于单片机AT89S52控制的数字频率计的设计新方法。该方法将待测频率信号经过整形放大后输入单片机,然后由单片机控制内部计数器分别对待测信号和标准信号同时计数,再经运算处理得到测量结果,可自动量程转换,并由1602ALED显示器实时显示。该设计与传统测频系统相比,具有体积小、成本低、低功耗、精度高等优点,适用于各种测量电路。     

时钟相互比对简法

两只引自同一来源的时钟可用这里介绍的简单电路进行相互比对核实。如果时钟的频率和相位不一致,电路就产生中断信号。 电路由两块74HCT161 4位二进制计数器U1和U2组成,其计数输出端连至74HCT86异或门U3A。 待核实的时钟CLK1连至4位计数器之一,参考时钟连至另一只4位计数器,两时钟来自同一源。     

新颖应用电路·实用电路集

用图所示电路可以对21V,28脚EPROM(如2764或27128等)进行编程,而电路本身所用元件很少,电路与微机的接口只需8根控制线和8根数据线。 TL497A(电压调节器)将5V电压提升为21V,供EPROM编程使用。12位计数器(IC_2)产生EPROM的地址,当从其11脚输入一个脉冲信号时,计数器复位。此后,计数器的10脚每输入一个脉冲信号,地址就会递增。其它控制输入线(O_1,O_2…O_7)的接法,应参考EPROM的管脚图。用类似的方法,对每一个地址,触发计数一次,并读出EPROM相应地址的内容,以检验己写入EPROM的目标码是否正确。EPROM读出操作所需的控制线,可参考EPROM的管脚图。     

数字集成电路讲座(7)

<正> 第四讲 计数器(下) 7.可预置数的可逆计数器(双时钟)CD40192/40193 CD40192是可预置数的二十进制可逆计数器(双时钟)。图15是其引脚排列,表8是其真值表,图16是其波形图。CD40192作加计数时,CPD端为高电平,时钟脉冲由CPU端输入,在上升沿的作用下计数器作增量计数。作减计数时,CPU端为高电平,时钟脉冲由CPD端输入,在上升沿的作用下计数器作减量计数。预置数时,只要在预置控制端PE和Cr端上加一低电平或负脉冲,即可将接在D1～D4上的预置数传送到各计数单元的输出端Q1～Q4。然后,PE端恢复成高电平时,