基于Nios Ⅱ处理器的视频字符叠加的设计与实现

实现了视频字符叠加模块,提出了几个在功能实现时应该注意的问题,其特点是可以在视频的任意位置叠加字符和图像,内容变动时容易修改.并且基于Nios Ⅱ高性能、参数可配置、可移植、灵活性、实用性等特点,用Nios Ⅱ来替代串口的功能,给FPGA发送指令或数据以控制图像显示并方便功能调试.     

视频实时采集系统的FPGA设计

设计了一种基于FPGA的视频实时采集系统，视频数据通过视频解码器、双口RAM、内存控制器，然后存入片外SDRAM中。根据视频处理算法的要求和SDRAM的特点，对视频数据的存储格式及读写时序进行了优化，提高了系统的数据传输速率，能够满足后续视频处理系统的需要。     

基于FPGA的AVS视频解码帧内预测的设计和实现

根据AVS标准中帧内预测的算法,运用流水线设计方法,并合理安排缓冲存储器空间,利用FPGA实现了帧内预测系统;然后将该设计的ModelSim仿真结果与参考软件的解码输出进行了比较,结果表明本设计能够较好地完成帧内解码算法,方便地嵌入到整体AVS解码系统中。     

基于NiosII的内窥镜视频和字符显示系统设计

传统内窥镜大多基于计算机从而导致设备庞大、不易携带。为此,文中设计了一种脱离计算机的内窥镜视频显示系统,并基于该系统提出一种字符叠加方案。该系统是以FPGA为主控芯片,在FPGA芯片内部搭建Nios II处理器,采用视频解码芯片、编码芯片及相关外设,实现了内窥镜硬件系统的构建。并对系统的视频数据处理流程、ITU656数据协议、图像字符叠加原理和相关程序设计思想进行了阐述。实验结果表明,该系统实现了内窥镜在串口控制下的字符和图像的叠加,具有电路结构简单、低成本、体积小、设计灵活等特点。     

FPGA实现的OLED视频处理系统

本文利用Altera公司的FPGA(Filed programmable gate array)作为主处理芯片,设计并实现了基于OLED(Organic light emitting diode)屏的视频处理系统.该系统主要包括视频图像的采集、处理与显示三个部分,能够接收与ITU656标准兼容的YUV4:2:2格式的视...     

基于FPGA的数字高清晰度电视视频解码器的设计和实现

本文介绍了一个能实时解码基于MPEG-2的高清晰度电视(HDTV)编码流的视频解码器的设计方案及其实现。在设计中采用大量FPGA以及能实现高速处理的并行处理技术和流水线工作方式,并研究了由并行处理而导致的运动补偿越界等特殊问题的解决途径。论文阐明了解码器的总体结构和各主要电路的组成以及整个解码过程的具体实现。     

基于FPGA的以太网视频广播接收系统的设计

本文介绍了一种实用的基于FPGA的以太网视频广播接收系统，由于采用了FPGA技术，使得系统结构简单，可靠性高。最后进行了波形仿真，结果表明了设计的正确性。     

基于FPGA的CFAR设计与实现

简要介绍广泛应用于雷达信号处理中的恒虚警率(CFAR)的基本原理.通过对数据流的分析,依据CFAR算法规则简单的特点,提出一种基于FPGA的实现方案,并详细介绍用FPGA实现CFAR的原理、电路组成和各部分电路的设计方法.     

基于FPGA的高速SDRAM控制器的视频应用

为了满足视频处理中数据的高速读写,使用FPGA定制了一种SDRAM控制器,此控制器能够通过采用切换bank操作、自动预冲、集中刷新等组合操作实现任意突发长度的数据读写,满足了对连续视频数据的存储要求。     

基于FPGA的视频字符叠加设计及其实现

Strahx是Altera公司推出的面向高带宽系统的可编程逻辑器件.该系列器件具有非常高的内核性能、存储能力、架构效率和及时面市的优势.它提供了专用的时钟管理功能和数字信号处理（DSP）应用及多种I/O标准.此外,Stratix器件还具有片内匹配和远程系统升级能力.设计系统中采用的EP1S40型器件是其代表之一,文中介绍了该器件的新特性,给出在视频字符叠加中的应用.     

基于FPGA的视频图像画面分割器的设计

在基于FPGA的视频图像画面分割器设计中,首先将多路模拟视频信号经过视频解码芯片SAA7113转换成CCIR656个格式数字信号;然后按照分割画面分割的要求由FPGA对有效信号进行抽取并存储到SRAM中,再将抽取的信号进行帧合成;最后经过SAA7121视频编码芯片把处理过的信号转换成模拟信号输出到显示器,实现在一个屏幕显示多路视频画面的目的。     

基于ARM和FPGA的双路远程视频监控系统设计

针对当前市场上对双路视频监控系统的需求,设计并实现了一种基于FPGA和ARM11的双路远程视频监控系统。该系统通过两个SAA7111A芯片接收解码两路CVBS信号,并在FPGA的控制下将两路信号合成一路传输给ARM11模块。ARM11模块将接收到的视频流打包压缩后发送到IP网上,客户端通过网络连接获取两路监控画面。经过测试表明,该系统性能稳定,能够实现双路视频信号的稳定播放,符合视频产品的设计要求。     

基于FPGA的RGB到YUV422的数字视频转换

设计了一种新的RGB和YUV的转换方法,用FPGA取代专用的视频处理芯片,用Verilog HDL编写了相关的程序,实现了视频信号格式由RGB到YUV422的转换,并且在QuartusⅡ软件上进行了仿真验证,结构简单,有较高的实用价值和广阔的应用前景.     

基于FPGA实现由多路复合信号传输到Camera Link传输的研究

针对传统的复合视频信号直接传输图象信息具有抗干扰能力差,噪声大等缺点,提出了一个视频信号传输方式变换的新方案,利用Camera Link通信协议在数字信息领域具有传递距离远、抗干扰能力强的优点,实现了由4路实时的复合视频信号转换为1路高速的Camera Link格式的信号.这种方法改变了传统的复合视频信号直接传输图象信息的思维,从而为数字信息领域远距离多路实时视频信号的快速传送和处理提供了平台.     

基于FPGA的实时视频处理系统的实现

通过FPGA将CMOS传感器采集到的ITU-R BT.656格式的数据,进行解交织、色彩空间转换,变成RGB格式,通过TMDS发送芯片,将RGB数据发送,最后在DVI-I显示器上显示,最终达到实时、高清显示的效果。     

基于FPGA技术视频采集系统的设计与实现

提出一个基于FPGA技术的视频采集系统总体设计方案,实现视频信息的采集、存储、显示和发送。系统选择Altera公司FPGA芯片、8 Mbit SRAM芯片等构成了基于FPGA技术的视频信息采集系统的硬件平台。采用Altera公司的MAX PLUSⅡ开发工具,设计并实现了系统软件。最后验证整个系统,在系统的640×480的真彩色液晶屏可以看到清晰的视频图像。基于FPGA技术视频采集系统可以广泛地应用于视频监控、信息家电、智能小区、远程抄表等领域,而且经过进一步开发和完善,还可以应用于更广阔的领域。     

雷达视频积累算法在FPGA上的实现

随着超大规模集成电路技术尤其是FPGA技术和数字信号处理技术的迅猛发展,为雷达信号处理技术的工程实现提供了新思路和新方法。采用FPGA技术对雷达的视频信号进行视频积累,克服了DSP处理速度有限、实时性差和ASIC器件灵活性差的问题。以自行研制的雷达信号处理PCI卡为平台,详细介绍了雷达视频积累算法在FPGA芯片上实现的原理和过程,并结合仿真结果说明了利用FPGA进行视频积累的优势,为雷达视频积累的工程实现提出了一条新思路。     

时移电视的功能和实现

本文介绍了一种基于PVR LCD TV时移电视的设计方案.本文具体介绍了此产品的系统架构,软硬件原理和产品特点,并且分析了时移电视的发展与技术挑战.     

一种基于FPGA的视频播放器

针对视频信号制式多、数据量大、特别是对时序要求严格的特点,设计并实现了一种基于"FPGA+SAA7111A"结构的嵌入式视频播放器。利用现场可编程门阵列(FPGA)的可重构特性,采用一片FPGA同时完成视频解码芯片的配置、图像信号的采集与TFT LCD的驱动控制。经过测试,该设计能够满足PAL/NTSC两种制式彩色复合视频信号的需要,实现较高画面质量的视频播放。     

基于FPGA的HDLC设计实现

根据某雷达的实际要求在FPGA中设计了HDLC协议处理器,并详述了该协议器的设计构想及具体功能模块的实现。该设计采用分块处理的方法使设计简单灵活,适合于系统移植和借用。试验结果证明设计可行有效,可以满足系统要求。同时对主要功能模块进行了仿真和测试,提供了关键结点仿真波形图及部分原代码。