共查询到20条相似文献,搜索用时 15 毫秒
1.
埋置型薄膜多层布线与其它多层布线技术相比有更高的集成度。本文讨论了埋置型薄膜多层布线基板的制备在光刻工艺中的技术问题及解决措施。并成功地在埋置型双层混合电路中进行了应用。 相似文献
2.
3.
4.
<正>本文给出用外延工艺制备较窄的硅PN结补偿区的一种方法.这种工艺方法是在N型外延层生长结束后,预先通入P型掺杂剂硼烧一定时间,然后再进行P型层的生长,简称掺杂净化工艺.用该方法已能在同一炉中生长P层与N层,浓度与厚度均能较好地控制,制备的P-N补偿区最佳值在0.3μ以内.同时采用氯化氢(1030℃)低温腐蚀工艺,改善了N~+/N的过渡区,N~+/N过渡区≤0.2μ.工艺重复性较好. 相似文献
5.
用溶胶-凝胶技术在Bi(100)衬底上制备了单层和渐变型多层的BaxSr(1-X)TiO3薄膜,其膜层组分分别为:Ba0.7Sr0.3TiO3,Ba0.8Sr0.2TiO,Ba0.9Sr0.1TiO3,BaTiO3,对生长制备出的多层BaxSr(1-X)TiO3薄膜进行了变角度椭偏光谱测量,通过椭偏光谱解谱分析研究,首次得到了BaxSr(1-X)TiO3多层膜结构不同膜层的膜厚和光学常数,其结果显示:椭偏光谱分析得到的不同膜层的膜厚与卢瑟福背向散射测量得到的结果基本相符;渐变型多层膜中BaTiO3薄膜的折射率比单层BaTiO3薄膜折射率大许多,与体BaTiO3的折射率相接近,这说明渐变型多层膜中BaTiO3薄膜的光学性质与体材料的光学性质接近。 相似文献
6.
7.
8.
GaN基脊型激光二极管(LD)的制备工艺中,面临的一个主要困难是p电极和窄脊结构的制备受到光刻对准精度的严重制约。设计和验证了一种基于背向曝光技术的激光器制备工艺。通过预先沉积一层200nm的铝作为挡光掩模和牺牲层,利用ICP蚀刻制备出宽为2.5μm的脊型结构,并使用PECVD沉积SiO2绝缘层。随后采用背向曝光实现二次光刻,将脊型图形精确地转移到电极窗口,继而采用湿法腐蚀SiO2绝缘层打开窗口,借助对的铝掩模腐蚀实现对残余绝缘层的辅助剥离,从而同时解决了目前脊型激光器电极窗口对准困难和绝缘层侧向腐蚀条件难于把握的问题。 相似文献
9.
10.
11.
12.
采用胶体化学法制备了CdSe@CdTe核壳量子点,将其置于CdTe量子点层与CdSe量子点层间构筑了三层结构的全无机薄膜太阳能电池(ITO/CdTe/CdSe@CdTe/CdSe/Al),在电池制备过程中对量子点薄膜进行了退火处理。吸收光谱、荧光光谱及荧光寿命测试结果表明所制备的CdSe@CdTe量子点为典型的II型量子点。其光电转换性能测量结果表明所制太阳能电池具有高达0.48%的能量转换效率,这主要得益于三层量子点间能带能量的差异对电子与空穴的定向传输的促进以及退火工艺对薄膜结晶质量的改善。 相似文献
13.
14.
15.
16.
17.
NIP型非晶硅薄膜太阳能电池的研究 总被引:3,自引:3,他引:0
采用射频等离子体增强化学气相沉积(RF-PECVD)技术制备非晶硅(a-Si)NIP太阳能电池,其中电池的窗口层采用P型晶化硅薄膜,电池结构为Al/glass/SnO2/N(a-Si:H)/I(a-Si:H)/P(cryst-Si:H)/ITO/Al.为了使P型晶化硅薄膜能够在a-Si表面成功生长,电池制备过程中采用了H等离子体处理a-Si表面的方法.通过调节电池P层和N层厚度和H等离子体处理a-Si表面的时间,优化了太阳能电池的制备工艺.结果表明,使用H等离子体处理a-Si表面5 min,可以在a-Si表面获得高电导率的P型晶化硅薄膜,并且这种结构可以应用到电池上;当P型晶化硅层沉积时间12.5 min,N层沉积12 min,此种结构电池特性最好,效率达6.40%.通过调整P型晶化硅薄膜的结构特征,将能进一步改善电池的性能. 相似文献
18.
用等离子体化学气相淀积法制备SnO_2/Fe_2O_3多层膜的界面处存在着一个厚度约为数百埃的O-Sn-Fe过渡层,而通常化学气相沉积法所制备的SnO_2/Fe_2O_3多层薄膜不存在与其相似的过渡层。不同SnO_2含量的烧结型SnO_2-Fe_2O_3复合材料的电导及气敏测量分析结果支持过渡层具有低电导、低灵敏特性的假设。AES,XPS及气敏特性的研究表明,退火过程不是形成过渡层的主要原因。过渡层的形成源与沉积过程中的等离子体的作用。 相似文献
19.
制备了氧化铪(HfO2)高k介质栅Si基Ge/SiGe异质结构肖特基源漏场效应晶体管(SB-MOSFET)器件,研究了n型掺杂Si0.16Ge0.84层对器件特性的影响,分析了n型掺杂SiGe层降低器件关态电流的机理。使用UHV CVD沉积系统,采用低温Ge缓冲层技术进行了材料生长,首先在Si衬底上外延Ge缓冲层,随后生长32 nm Si0.16Ge0.84和12 nm Ge,并生长1 nm Si作为钝化层。使用原子力显微镜和X射线衍射对材料形貌和晶体质量进行表征,在源漏区沉积Ni薄膜并退火形成NiGe/Ge肖特基结,制备的p型沟道肖特基源漏MOSFET,其未掺杂Ge/SiGe异质结构MOSFET器件的空穴有效迁移率比相同工艺条件制备的硅器件的高1.5倍,比传统硅器件空穴有效迁移率提高了80%,掺杂器件的空穴有效迁移率与传统硅器件的相当。 相似文献
20.
讨论了采用MOCVD技术生长的平面型InGaAs/InPPIN器件的光学特性及制备工艺。通过引入InP窗口层并制备合适的抗反射膜,大大提高了器件的量子效率,达到~96%,采用平面型结构有可能改善器件的稳定性和可靠性。 相似文献