AES算法优化及其在ARM上的应用

提出一种高级加密标准(AES)算法的优化方案,适合在ARM处理器上运行长度均为128位的明文和密钥。将输入的明文和密钥按列优先原则排列成4×4的状态矩阵。对列混合、逆列混合以及密钥扩展进行优化,采用轮打开方式和轮不打开方式在S3C2440平台上实现该算法。结果表明,该算法可以在ARM上高效运行,并占用较少的ROM空间。     

基于ARM920T的AES算法实现方案

为了提高高级加密标准(AES)算法在ARM上执行的效率,提出AES算法在ARM处理器上的高效实现方案,并在ARM920T处理器上得以实现。密钥扩展采用一次性生成方式。在算法实现上,将字节替换和列混合定义成T表进行存储,可以提高运行速度。采用C语言编程,在ARM Develop v1.2平台上进行了仿真及调试。对算法的不同实现方式所占的存储空间和运算速度进行了比较,并给出了不同密钥长度算法的各种性能指标。实验表明,算法执行速度得到了明显提高。     

AES算法在ARM核嵌入式系统上的优化实现

通过深入分析AES算法,提出一种一次性生成密钥扩展的高效AES算法实现方案。利用一个事先定义的T表存储列混合和字节替换,使MixColumns变成简单的查表而不是域乘。在S3C2440处理器上实现的实验结果表明,该方案提高了算法的运行速度,并可抵抗线形密码分析的攻击。     

一种资源共享的快速加解密AES算法的实现

针对AES算法的特点,提出一种适用于在FPGA上实现的快速加解密资源共享的AES算法。对传统的AES加解密的s_box进行变换,使用一张查找表实现了加解密过程的资源共享,有效的节省了硬件实现面积。并对AES加解密的列混合变换进行了改进,从而达到资源共享,节省资源。本方案对轮密钥扩展,列混合变换及其逆变换等操作进行了优化处理,并在加密计算及解密计算中对S-盒,列混合变换等关键计算部件进行了复用,并且采用AES轮内流水结果和密钥并行处理,可在一块芯片上同时支持128位、192位、256位三种密钥长度的加解密算法。实验结果表明本设计相比于其他设计具有更高的性能。     

可重构的串行高级加密标准加解密电路设计

为了进一步提高高级加密标准(AES)算法在现场可编程门阵列(FPGA)上的硬件资源使用效率,提出一种可支持密钥长度128/192/256位串行AES加解密电路的实现方案。该设计采用复合域变换实现字节乘法求逆,同时实现列混合与逆列混合的资源共享以及三种AES算法密钥扩展共享。该电路在Xilinx Virtex-Ⅴ系列的FPGA上实现,硬件资源消耗为1871slice、4RAM。结果表明,在最高工作频率173.904MHz时,密钥长度128/192/256位AES加解密吞吐率分别可达2119/1780/1534Mb·s^(-1)。该设计吞吐率/硬件资源比值较高,且适用支持千兆以太网。     

基于FPGA的16位数据路径的AES IP核

提出一种基于FPGA的16位数据路径的高级加密标准AES IP核设计方案。该方案采用有限状态机实现,支持密钥扩展、加密和解密。密钥扩展采用非并行密钥扩展,减少了硬件资源的占用。该方案在Cyclone II FPGA芯片EP2C35F484上实现,占用20 070个逻辑单元（少于60%的资源）,系统最高时钟达到100 MHz。与传统的128位数据路径设计相比,更方便与处理器进行接口。     

资源共享的并行AES加密/解密算法及其实现

随着密码分析技术的提高,原有的数据加密标准(DES)已经不能满足应用的要求.高级加密标准(AES)成为新一代的数据加密标准,取代了使用20多年的DES.目前的AES算法实现中普遍存在资源消耗大或者吞吐率低以及加密和解密分别实现的不足.为在资源消耗和吞吐率之问取得折衷,以资源共享和并行的方式同时实现AES加密和解密算法,分析AES算法中各个变换以及128位密钥扩展的性质和特点,选择复合域优化字节置换变换.推导结构简化列字节混合变换,提出128位加密/等效解密密钥扩展方案,同时实现了资源共享的并行AES加密和解密算法.通过在FTGA上的验证和与相关文献的比较,表明该方案以较少的资源获得了较高的吞吐率.     

一种面积有效缩减的AES算法硬件实现

给出了在一种安全处理器(SSX11-140)中有效缩减AES算法硬件实现面积的设计方案。该方案对轮密钥存储、列混合变换及其逆变换等操作进行了优化处理，并在密钥扩展、加密计算及解密计算中对S-盒、列混合变换等关键计算部件进行了复用。实验结果表明，该设计在满足实际应用性能需求的同时，有效地减小了硬件实现面积，可应用于小规模体系结构中。     

基于C/S结构的公安综合移动警务系统的混合加密方案

为了实现基于C/S结构的公安综合移动警务系统信息的加密传输,设计并实现了一种基于AES算法和Morii-Kasahara算法的混合加密方案;该方案消除了对称加密算法密钥管理复杂;非对称加密算法加解密速度慢,占用内存大的缺点;并且采用查表和并行处理技术可以提高Morii-Kasahara算法的加密速度,通过改变Morii-Kasahara算法求取模数的方法可以提高算法安全性;实践证明,该方案具有算法安全性高、运算速度快、带宽需求低、密钥管理方便、需求存储空间小等优点,适合公安综合移动警务系统信息的加密传输.     

基于改进AES和SM2/3的隐私数据保护技术研究

由于单一的加密算法无法满足隐私数据在网络传输过程中的安全需求,因此论文提出了一种基于改进的AES与SM2相结合的混合加密数据保护方案。对AES的密钥扩展过程和列混合操作过程进行改进,采用双密钥提高密钥安全性,简化列混合操作提高解密速度。使用改进的AES对隐私数据加密,能够保障隐私数据的安全。使用国密SM2对AES对称密钥加密,保证了对称密钥的分配安全。采用国密SM3哈希算法,用以验证数据完整性。通过实验和分析,证明该方案的可行性与正确性。与已有方法相比,该方案提升了隐私数据解密速率,提高了安全性,高效易行。     

基于ARM920T嵌入式Linux~/Qt4的点菜系统设计

针对现有点菜系统的解决方案不能直接面向消费顾客以及实时性和互动性差等缺点,设计了一款基于ARM的新型嵌入式Linux2.6.28/Qt4.5点菜系统。系统整体结构是以高性能的32位ARM920T内核的S3C2440A为核心处理器,构建了Qt4.5开发环境并移植到ARM平台上。详细分析了系统各功能模块及数据库的设计方法,并阐述了Qt4.5与嵌入式数据库(SQLite3)的连接与实现。验证了该设计在ARM平台上运行稳定,可操作性强,具有良好的经济效益。     

基于mini2440平台的U-Boot移植方法

研究了以 ARM9系列的 S3C2440处理器为核心的 mini2440平台,来移植 U-Boot 的方法.首先根据mini2440平台的硬件资源,对U-Boot源代码进行修改,然后对修改后的源代码进行编译,将生成u-boot.bin文件下载到mini2440开发板上运行,并对U-Boot进行功能测试.测试结果表明, U-Boot成功地在开发板上运行,并能实现它的功能.此移植方法对使用S3C2440处理器进行嵌入式系统设计及U-Boot在其他处理器上的移植具有参考价值.     

基于ARM系统的多路气象数据串行通信设计

本文针对外场观测中多路气象数据传输和存储的要求,在一款以ARM9 S3C2440为核心处理器的开发平台上,重点对串行通信接口进行了设计。文章阐述了多路气象数据串行通信的研究背景和意义,搭建了基于ARM S3C2440处理器的硬件平台和基于Linux系统的开发环境,并在Linux下建立了针对ARM板的交叉编译环境,编写了串口通信的应用程序并对其结构进行了分析。     

针对AES的基于时间的缓存攻击

基于时间的缓存攻击是指通过分析处理器中算法的不同执行时间来恢复密钥的攻击。该文分析针对AES的时间驱动缓存攻击,给出一种改进的攻击,它可以应用于大多数的AES实现软件。在PentiumⅢ, OpenSSL v.0.9.8.(a)和Miracl环境下的实验发现,只需要224个时间信息就可以恢复出密钥,少于原攻击的228个时间信息数据。给出抵抗这种攻击的对策。     

基于ARM7的高效FFT算法在电能质量监测中的应用

探讨了32位ARM处理器的数字信号处理能力,利用ARM7TDMI内核的特点,用汇编语言设计了按时域抽取(D IT)的基4-FFT高效算法,以及讨论了在ARM内核中实现定点运算的方法。实验结果表明,经过充分优化后的基-4FFT程序代码执行效率很高,能够胜任电能质量监测中的谐波分析能力。因此,在电能质量监测系统中采用单核ARM处理器,代替传统的DSP+MCU双核结构,能够有效地降低设备功耗和成本。     

基于S3C2440A的HF频段RFID读卡器的设计

根据网络在射频识别(RFID)系统方面的推广应用,提出了一种基于S3C2440A的HF频段RFID读卡器设计方案。该方案以ARM9处理器S3C2440A和RFID读卡芯片MFRC500为核心,运行Linux操作系统,实现读取13.56MHZ的非接触式MifareA型IC卡的数据。     

驾驶员眼部疲劳视觉检测算法及其ARM+DSP实现

将ARM+DSP技术应用于驾驶员的疲劳检测,使用S3C2440作为核心处理器,利用TMS320DM642作为视频采集处理模块,详细讨论了硬件平台与接口的设计。提出了一种简单有效的基于眼部特征的疲劳驾驶检测算法,结合单目机器视觉实现了驾驶员眼部睁闭状态的有效判定和疲劳驾驶的实时检测。在沪宁高速南京段的实验结果表明,该算法的实时性与精确性可以满足安全行驶的要求。     

基于ARM9与Linux智能搬运分拣机器人的设计与实现

给出了嵌入式ARM-Linux平台环境下的智能搬运分拣机器人的设计方案。其硬件平台是以ARM9架构处理器S3C2440A作为系统控制核心,并根据硬件资源对kernel、根文件系统以及应用程序进行了修订和编译,为机器人构建了Linux系统软件平台。同时还采用了一种改进型SIFT算法进行货物识别。凭借着强大硬件性能、开放的软件系统以及高效的匹配算法,使本机器人动作稳定性好、拓展性强以及识别精准度高等特点,能够工作在多种作业环境下。