基于FPGA的SoC/IP 验证平台的设计与应用

采用Altera公司CycloneII系列的FPGA设计了一个基于片上总线的SoC原型验证平台,并将VxWorks嵌入式操作系统应用于此平台,通过软硬件协同验证方法,验证了平台的可靠性。该平台在CF卡及通用智能卡SoC芯片验证中得以应用。     

接触式智能卡的嵌入式系统攻击平台设计

为了对接触式智能卡的安全性进行研究,搭建了一个多功能的接触式智能卡的嵌入式系统攻击平台,作为开放、可控的目标芯片激励平台;文中给出了具体的实现方案,尤其对智能卡接口电路、读卡器接口电路以及控制模块的设计进行了详细阐述;该平台可以模拟智能卡和读卡器的功能,与真实的智能卡或者读卡器通信,实施中间人攻击、产生侧信道攻击所需的触发信号、向卡片的电源和时钟施加扰动。通过该平台的使用,还可对智能卡芯片安全性设计进行FPGA验证;该方案具有灵活性强、成本低、高效率等优点,可以用于侧信道攻击、故障攻击、密码芯片安全性测试等领域,提高工作效率。     

一种低硬件开销的高级加密标准设计

在智能卡、PDA等便携式设备中,希望使用面积小的密码芯片。通过对AES算法进行结构优化,有效地减小了硬件实现时的开销。使用Verilog HDL语言设计并在Altera APEX20K器件中验证通过,设计集成了加密／解密模式及所有3种密钥长度,为进一步的VLSI实现提供了FPGA原形验证。     

高性能MCU的FPGA原型验证系统研究与平台实现

本文研究并实现了一种基于Cortex-A7核的高性能MCU在FPGA原型阶段的验证平台。该设计研究可以针对高性能MCU芯片或其FPGA原型验证阶段的软硬件验证环境快速搭建,通过交互式、软硬件协同的方式对MCU芯片各个模块功能进行实时、可靠的功能验证。高效的FPGA原型验证可以提高MCU研发速度、缩短验证时间、提高验证效率、及时发现芯片设计的缺陷、缩短芯片研发周期。     

SoC芯片FPGA原型的软硬件协同验证

在IC设计中,验证占据着举足轻重的地位.为了达到高效率、高可靠性的验证结果,保证芯片在流片的成功率,引入了FPGA原型验证技术.本文以一款低功耗报警器SoC为对象,首先简单介绍了低功耗报警器SoC芯片的系统架构,然后详细说明了报警器SoC芯片FPGA原型验证的具体实现.利用软硬件协同验证方法,验证了报警器SoC芯片模块的功能以及系统验证.     

一种基于多FPGA的SoC验证方法

片上系统(SoC)是芯片设计的发展趋势,现场可编程门阵列(FPGA)验证是芯片设计中最重要的环节之一。基于Altera公司的FPGA和静态时序分析工具TimeQuest的应用,提出了一种使用两个或多个FPGA器件验证复杂SoC的方法,分析了使用多个FPGA器件进行功能验证对于SoC设计的重要性,介绍了FPGA时序约束的具体设置方式;并把这种方法应用在实例中,测试结果显示通过使用这种方式可以快速有效的实现对大规模、复杂时序SoC的功能验证。     

一款多核处理器FPGA验证平台的设计与实现

高性能处理器设计日趋复杂,为了缩短验证周期,降低研制风险通常需要在流片之前进行基于现场可编程门阵列(field programmable gate-array,FPGA)原型验证平台的软硬件协同验证.随着处理器多核化的发展,FPGA原型验证平台的实现变得越来越具有挑战性.介绍了一款高性能多核微处理器FPGA验证平台的设计与实现方法,详细阐述了该FPGA验证平台采用的母板/子板总体架构、分片策略、时分复用实现技术及I/O接口实现方法.该平台具有良好的可扩展性,能够方便灵活地实现目标芯片在各种规模和配置下的FPGA验证,用于在流片前对目标芯片进行功能正确性验证和性能评估.经过该FPGA平台验证的目标芯片,首次流片返回的芯片能成功运行操作系统和各种应用程序,实现了一次流片成功的目标.最后对该FPGA验证平台的应用前景进行了分析总结.     

基于FPGA的视频解码芯片验证平台设计

随着视频编解码算法复杂度的增加,视频处理器设计的难度和成本也大幅度增加.针对视频解码器芯片的仿真和验证要求,文章提出了视频解码芯片的验证框架.基于VirtexE系列的FPGA芯片设计实现了视频解码器的验证平台.并对视频解码器的FPGA的验证问题进行了分析.     

智能卡芯片操作系统的研究与实现

为了充分利用智能卡芯片有限的资源,开发出高效的、易扩充的芯片操作系统(COS),研究了智能卡COS设计和实现方法.介绍了智能卡COS的体系结构,设计了结构模型,从COS的主守护流程、通信管理、文件系统、安全管理和命令解释5个方面论述了智能卡COS的设计与实现.采用中断调度方式节省了系统开销,采用静态存储管理方式节约了存储空间.通过测试验证了COS符合国际标准和行业标准,该系统能正确应用在终端和相应网络环境中,具有良好的兼容性和稳定性.     

无源高频RFID芯片的FPGA原型验证平台设计

利用Xilinx的FPGA设计了一个FPGA原型验证平台,用于无源高频电子标签芯片的功能验证。主要描述了验证平台的硬件设计,解决了由分立元件实现模拟射频前端电路时存在的问题,提出了FPGA器件选型原则和天线设计的理论模型。同时,给出了验证平台的测试结果,通过实际的测试证明了验证平台设计的正确性和可靠性。该验证平台有力地支撑了RFID芯片的功能验证,大大提高了标签芯片的投片成功率。     

基于FPGA的身份认证智能卡设计

身份认证是保密通信和信息安全的基础,一直是网络安全研究重点。本文以一种基于FPGA的身份认证智能卡的设计过程为例,介绍了基于智能卡的身份认证系统的工作原理,分析了智能卡的结构和特点。测试结果表明,基于智能卡的身份认证系统可靠、方便。     

RS-PC译码器芯片设计的FPGA验证

在分析FPGA验证对ASIC设计的作用的基础上,提出了一种为了验证RS—PC译码器芯片设计的FPGA验证方案。该方案具有可测试性强,灵活和通用的特点。     

符合OpenGL标准的国产化显卡研究与实现

我国现有显卡设计基本依赖国外产品,没有统一的软硬件接口,导致显示性能不高、显示软件升级和移植困难。OpenGL（ Open Graphics Library）以其强大的功能、性能及良好的兼容性成为业界广为使用的图形API接口。文中基于对OpenGL标准的深入分析,介绍了一款基于OpenGL 1.3标准的显卡设计与实现方案。该显卡与主机采用PCI总线互联,核心图形处理功能基于FPGA,采用专用硬件处理逻辑与软件结合的方式实现,可完成二维/三维硬件加速功能。经过测试和验证,该显卡可替代以ATI M9-CSP64芯片为核心的显卡。     

DES算法密码计算构件的FPGA实现

文章通过分析金融CPU卡在消费交易流程的密码计算模型,结合射频IC卡的特点,设计了等价密码计算模型,并用现场可编程门阵列(FPGA)实现。     

基于CPCI总线的PMC载板设计

设计了一种基于CPCI总线标准的PMC接口载板。载板以FPGA为核心,集成了CPCI接口模块和DPRAM(双口RAM)模块,CPCI接口模块采用FPGA+PCI IP核(软核)解决了系统集成的问题,DPRAM模块为系统提供了数据缓存功能。环回测试和中断测试解决了在没有子卡PMC模块的情况下,读写、验证DPRAM空间数据和测试中断响应的问题。此外,还支持子卡PMC模块后出线到CPCI总线。调试结果表明,该载板在嵌入式实时操作系统VxWorks下可以稳定运行,正确地读写DPRAM空间的数据,及时地响应中断,满足了对载板的性能需求。     

AS5643协议处理FPGA的仿真验证

现代FPGA设计中,仿真验证是证明FPGA设计能正确实现其功能的过程,是保证FPGA设计质量的有效手段之一。文中在分析AS5643协议的基础上,搭建了有效可靠的虚拟验证平台,重点研究了虚拟验证平台的构建方法,并开发相应的功能模型和测试用例。通过把这些功能模型挂接在FPGA的外部接口上,将初始化信息写入到相应的寄存器和配置DPRAM中,达到模拟FPGA的工作过程来进行各项测试工作。该验证平台适用于AS5643协议处理专用FPGA,验证方法提高了验证效率,缩短了整个设计验证周期。     

基于FPGA原型的GPS基带验证系统设计与实现

随着SoC设计复杂度的提高,验证已成为集成电路设计过程中的瓶颈,而FPGA技术的快速发展以及良好的可编程特性使基于FPGA的原型验证越来越多地被用于SoC系统的设计过程。本文讨论了GPS基带的验证方案以及基于FPGA的设计实现,并对验证过程中的问题进行了分析,并提出相应的解决办法。