一种数字预失真功放输出动态提升技术

数字预失真功放的输出动态提升技术在现代功率放大器设计和研究中已成为一个重要的课题。本文基于数字预失真功放自身特征以及自适应信号处理技术,提出了一种全新的输出动态提升技术。理论分析和试验结果表明：采用该新型技术的数字预失真功放不仅输出动态得到了大幅度提升,而且线性也有一定程度改善。     

一种数字功放电路设计应用

在很多个人计算机PC或小家电音响数字功放设计中,电源部分由市电AC220V经整流、滤波和稳压电路等处理后供给,电路复杂,而且体积大而重。本方案音响功放采用了SWITCH—MODE POWER SUPPLY,使得供电变的简单灵活更实用。种低成本,低功耗,体积小,效率高,设计灵活使用方便的数字功率放大技术。存功能模块上主要有：供电部分,信号输入部分、信号处理,功率放大部分、输出部分最后由扬声器或喇叭输出的解决方案。     

数字功放H桥式输出电路的两类PWM比较

H桥式输出电路在数字功放中被广泛采用,其差动平衡式输出可以滤除共模噪声,并实现较大的输出功率,典型的数字功放H桥式输出电路如图1所示,由4个开关与输出滤波器组成。K1-K2,K3-K4分别是桥的2个桥臂,通过控制各个开关的闭合,产生PWM1与PWM2 2个信号,不同的开关控制规律决定PWM1与PWM2的波形不同,但无论何时,每个桥臂的上下2只开关不能同时导通,以防止直通大电流的产生;由L,C     

D类音频功放芯片输出级电路的设计

在D类功放中,输出功率管有比较大的容性负载,会严重影响芯片的输出效能,本文基于Winbond0．5μCMOS工艺设计了一种适用于D类音频功放的驱动电路,在前置驱动级加入时钟控制信号,实现逻辑控制功能;合理设置功率管输出的死区时间,避免了功率管的同时导通,提升了电路的工作效率、改善了总谐波失真（THD）和毛刺电压。     

10-W D类音频功放输出级电路的设计

基于CSMC 0.5μm 40V高压BCD工艺设计了一种适用于大功率D类音频功放的输出级电路.通过合理设置功率管栅驱的死区时间,避免了功率管的同时导通,并使总谐波失真(THD)低至0.05%;通过减缓功率管的栅驱信号边沿,减小了功率管上的尖峰电流,从而使电源上的毛刺电压减小到0.24V;通过对导通损耗和开关损耗的整体考虑,确定了最优的功率管尺寸,在合理的版图面积条件下,达到了93%的效率.     

看懂数字功放电路也简单

由于数字功放中的信号处理电路很容易做成集成电路．所以现在的数字功放都是以集成电路为中心来构成的。下面介绍几种常用的而且具有代表性的集成数字功放电路．这样．你不仅了解了数字功放．而且自己还可以DIY数字功放了。     

数字音频功率放大器优化设计

对数字音频放大器各组成环节进行了系统的分析,将双边带三电平自然采样法脉宽调制技术、Dead-Time技术、负反馈技术等引入脉冲编码调制器、开关放大器、低通滤波器等环节。通过对脉冲编码调制器、驱动方式、开关放大器、低通滤波器的优化设计,整机失真度低于0.05%,信噪比大于110 dB,效率达到了93%。     

放大器的额定输出功率

介绍国际标准、国家标准和行业标准对放大器额定输出功率的规定，对一些文章的概念混淆及个别产品的标识混乱进行分析并加以澄清。     

High-speed rail-to-rail output buffer amplifier with dynamic-bias circuit

The design of a high-speed output buffer amplifier for driving the large column line loads of large-size TFT-LCDs is presented. The major circuit of the output buffer is a rail-to-rail current mirror amplifier which can control the class-AB output stage and auxiliary output stage at the same time. The proposed dynamic bias method not only increases the driving capability of the class-AB output stage but also maintains a small quiescent current path.     

Hybrid TFET-MOSFET circuit: A solution to design soft-error resilient ultra-low power digital circuit

In this work, to increase the reliability of low power digital circuits in the presence of soft errors, the use of both III-V TFET- and III-V MOSFET-based gates is proposed. The hybridization exploits the facts that the transient currents generated by particle hits in TFET devices are smaller compared to those of the MOSFET-based devices while MOSFET-based gates are superior in terms of electrical masking of soft errors. In this approach, the circuit is basically implemented using InAs TFET devices to reduce the power and energy consumption while gates that can propagate generated soft errors are implemented using InAs MOSFET devices. The decision about replacing a subset of TFET-based gates by their corresponding MOSFET-based gates is made through a heuristic algorithm. Furthermore, by exploiting advantages of TFETs and MOSFETs, a hybrid TFET-MOSFET soft-error resilient and low power master-slave flip-flop is introduced. To assess the efficacy of the proposed approach, the proposed hybridization algorithm is applied to some sequential circuits of ISCAS’89 benchmark package. Simulation results show that the soft error rate of the TFET-MOSFET-based circuits due to particle hits are up to 90% smaller than that of the purely TFET-based circuits. Furthermore, energy and leakage power consumptions of the proposed hybrid circuits are up to 79% and 70%, respectively, smaller than those of the MOSFET-only designs.     

数字音频功率放大器原理及实现

介绍了数字音频功率放大器的基本原理，并对其关键技术进行了详细论述。通过分析数字功率放大器芯片产品的发展动态，选用一套典型芯片研发了5．1声道全数字功率放大器，并结合单片机组成一个完整系统，从而向商业化应用推进。     

纯数字音频立体声功率放大器的设计

首先介绍2种新型数字音频集成电路的性能特点和工作原理，然后阐述6声道数字音频功率放大器的电路设计及使用注意事项。     

一种新型射频导热治疗仪的功率放大电路的仿真设计

信息时代的到来极大地改变了人类社会的生产、生活、工作和学习方式.射频功率放大器不仅在通讯系统中得到广泛应用,还逐渐被应用于其他领域内.本文为一种新型射频导热治疗仪所设计的大功率射频放大器电路,满足工作于射频低端.借助ADS仿真软件采用负载牵引技术的设计方式,通过对整体效率、功率增益、功率容量等一系列的对比.得出最佳输入、输出阻抗,并进行阻抗匹配电路的设计.在此基础上对整个功率放大电路进行谐波平衡优化仿真,显示达到良好的设计效果.     

负反馈放大电路的稳定性分析与设计

在三级以上的负反馈放大电路中引入深度负反馈时,首先要分析电路是否产生了自激振荡现象而不稳定,电路的稳定性将直接影响电路的放大性能,本文从电路的自激振荡现象分析,用裕度要求判断电路的状态,指出文献[2]中分析的不严谨之处,进而设计消除自激振荡现象的补偿电路。     

A rail-to-rail input/output CMOS power amplifier

A rail-to-rail amplifier that maintains a high common-mode rejection ratio (CMRR) over the whole common-mode range and has a low harmonic distortion despite the use of relatively small output devices is discussed. The circuit, which measures only 0.3 mm² in a 3-μm technology, has a quiescent current consumption of 600 μA and a CMRR larger than 55 dB. It handles up to 4 nF, and can, with a 5-V supply, drive 3.8 V_pp into 100 Ω (0.1% total harmonic distortion at 10 kHz)