基于CPLD的电梯运行控制器的设计

探讨电梯控制技术的发展历史和技术现状,仔细研究CPLD器件的工作原理,开发流程以及VHDL语言的编程方法;采用单片CPLD器件,在MAX+plusⅡ软件环境下,运用VHDL语言设计一个16楼层单个载客葙的电梯控制系统.该系统能够完成电梯运行所需的控制要求,并在运行上遵循方向优先的原则.最后,通过仿真实验证明,该系统能够达到功能要求.     

CPLD与LCD的接口设计

采用VHDL语言设计了CPLD和LCD接口。设计中CPLD选用了Altera公司生产的EPM9560器件,采用320×240点阵图形式液晶屏进行显示,通过软件仿真验证了该程序设计的可靠性。验证了利用VHDL语言设计的电路能够灵活地修改参数,而且大幅提高了电路设计的通用性和可移植性。     

CPLD在频率测控系统中的应用

介绍了基于CPLD的测频控制系统设计原理及自顶向下的设计方法。系统应用一片CPLD可编程逻辑器件FLEX10K和VHDL语言设计复杂数字系统,使系统体积小,可靠性高,将单片机灵活的控制功能与CPLD器件相结合,突破了传统电子系统的设计模式,使系统性能大幅度提高。     

基于CPLD的数字系统设计

介绍了应用可编程逻辑器件CPLD及硬件描述语言VHDL设计数字系统的方法,说明基于CPLD器件进行数字系统设计的特点、VHDL设计流程,重点介绍了在数字系统设计中,采用CPLD设计是一种基于芯片的、层次化、自顶向下的方法。以数字频率计设计为例,说明基于可编程逻辑器件的数字系统设计的方法。     

基于VHDL语言设计数字频率计

文中运用VHDL语言，采用Top To Down的方法。实现8位数字频率计，并利用Isp Expert集成开发环境进行编辑、综合、波形仿真，并下载到CPLD器件中。经实际电路测试，该系统系统性能可靠．     

基于线阵CCD的数据采集系统设计和VHDL实现

介绍了一种利用标准VHDL(硬件描述语言)编写驱动程序的光信号采集系统的实现方法,给出了采用这种方法设计的电路框图,并给出了该设计的CPLD(复杂可编程逻辑器件)实现方法,最后用VHDL语言和QuartusⅡ开发软件进行了仿真验证。结果表明该方法十分简便,电路结构简单,成本低,实用性好。     

基于CPLD的数字密码锁设计

介绍了以复杂可编程逻辑器件CPLD为核心,运用VHDL语言在QuartusII7．2环境下设计的数字密码锁。该电路安全性高、体积小、设计成本较低,具有广泛的应用前景。     

基于CPLD的简易数字频率计的设计

CPLD器件的出现给现代电子设计带来了极大的方便和灵活性,使复杂的数字电子系统设计变为芯片级设计,同时还可以很方便地对设计进行在线修改。首先介绍了频率计的测频原理,然后利用CPLD芯片进行测频计数,从而实现了简易数字频率计的设计。此频率计的设计采用基于VHDL的＂Top-Down＂（自上而下）的设计方法,从系统总体要求出发,自上而下地逐步将设计内容细化,最后完成系统硬件的整体设计。所设计的电路在GW48系列SoPC/EDA实验箱上通过硬件仿真,下载到目标器件上运行,能够满足实际测量频率的要求。     

基于VHDL设计综合的扫描控制

运用VHDL硬件语言完成了激光成像雷达中扫描系统控制的描述。设计由ALTERA公司的MAX70010系列可编程逻辑器件实现。VHDL语言与可编程逻辑器件(CPLD)的结合使用,将传统上由硬件电路实现的功能转变为软件参与实现,从而易于修改和改进。给出了部分VHDL源代码描述,通过逻辑综合优化了设计,实现了设计的时序仿真,分析了VHDL语言在设计中应注意的一些问题。     

基于VHDL语言的倒计时抢答器设计

分析了具有倒计时功能数字式抢答器的设计需求,给出了采用CPLD（复杂可编程逻辑器件）的系统设计方案,详细介绍了用VHDL（超高速集成电路硬件描述语言）进行其核心设计CPLD内部功能模块的具体设计及实现方法。总结了采用CPLD基于VHDL语言的系统设计优点,指出了现代数字系统设计的特点及发展趋势。     

可编程逻辑器件的VHDL设计技术及其在航空火控电子设备中的应用

简要介绍了可编程逻辑器件CPLD和FPGA的结构和特点,着重介绍了VHDL语言的特点及选择VHDL的理由。通过几个实际应用中碰到的问题,介绍了使用VHDL的一点体会。最后,给出了一个成功应用VHDL设计的机械设备及其带来的优点。     

基于CPLD的高帧频CMOS相机驱动电路设计

依据Micron公司MI-MV13型高帧频互补金属氧化物半导体(CMOS)图像传感器驱动控制时序关系,设计了高帧频相机驱动控制时序.选用Actel公司复杂的可编程逻辑器件及其开发系统,并利用硬件描述语言实现了驱动时序及控制时序.实验表明,设计的控制驱动时序完全能满足图像传感器的要求.     

八通道数据采集及监控系统的设计

主要以多路数据的采集及监测系统为例,介绍可编程逻辑器件在模数转换、数模转换及数据监控与处理中的设计方法。此系统由三大部分组成,其中数据处理及监控系统单元用VHDL语言进行设计,利用MAX＋PLUSⅡ软件进行电路仿真,并用CPLD硬件实现;输入单元及输出单元用ADC0809及DAC0832芯片实现。设计中采用了自顶向下的方法,将系统按逻辑功能划分模块,各模块使用VHDL语言进行设计,在ISE中完成软件的设计和仿真。     

船载卫通站伺服驱动器告警系统优化方案

优化方案通过以"技防"手段取代"人防",极大地提高了伺服驱动器状态监视的实时性和准确性。结合工程实际分析了信号流程,论证了可行性,合理设计了系统构架,采用EDA技术,以XC95108型复杂可编程逻辑器件(CPLD)为核心硬件电路,辅以外围输入输出设备,在ISE6.0开发环境中运用VHDL硬件描述语言对CPLD进行编程以使其实现设计功能,经过Modulsim平台仿真后载入CPLD芯片。采用以上方式,电路的设计、调试和升级都极为方便。     

基于CPLD／FPGA的VHDL语言电路优化设计

VHDL电路的优化目标是充分利用CPLD／FPGA芯片的内部资源,使设计文件能适配到一定规模的CPLD／FPGA芯片中,并提高系统的工作速度和降低系统成本。分析VHDL语言的特点,并从设计思想、语句运用和描述方法等方面对电路进行优化,提出了利用串行化设计思想和外扩E^2PROM的方法对VHDL电路进行优化,通过对比实验,验证了这两种方法能有效减少程序占用的宏单元（Macro Cell）。     

基于CPLD的信道编解码器的设计与实现

设计是以信道的编解码的思想,实现信道的编解过程,通过用VHDL语言对A ltera公司生产的可编程逻辑器件CPLD进行编程,从而实现HDB3码编解码过程,同时也可采用原理图的形式用CPLD实现卷积码编解码器。通过本次设计,实现了信道的编解码,从而了解信道的编解码过程。     

串行通信接口在CPLD中的实现

分析串行通信接口的基本功能．采用自顶向下的设计方法，用原理图和VHDL语言这两种输入对串行通信接口芯片进行设计．阐述了顶层的原理图设计和各个模块的功能、实现的关键点以及解决的方法，在MAXPLUS Ⅱ编译环境下综合，得到比较理想的仿真结果，最后在Altera公司的复杂的可编程的逻辑装置(CPLD)中实现，并完成了单片机和PC机的通信。     

高帧频CMOS摄像机控制驱动时序的设计与实现

详细介绍了Photobit公司PB-MV13型高帧频CMOS图像传感器驱动控制时序关系,设计了高帧速摄像机驱动控制时序.选用Xilinx公司的复杂可编程逻辑器件及其开发系统,用硬件描述语言实现了驱动时序及控制时序.实验表明,所设计的控制驱动时序完全满足图像传感器要求.