SSIPEX与CADENCE签署战略合作意向

面向上海、长三角地区以及国内其他地区中小型IC企业提供IP复用性和交付项的完整性评估、IP验证评测、IP固化、IP售前体验展示以及SOC参考设计方案服务已经越来越重要。日前，SSIPEX和Cadence中国达成战略合作意向，建立SSIPEX-Cadence IP研究院，从事IP设计、验证与SOC实现的参考流程，提供相关的技术支持和培训。IP研究院的近期目标是建立一套完整的IP设计、验证研发和服务体系，建设行业内领先的数模混合IP核库，培训一批专业的IP设计、验证人员，并为上海及长三角中小IC设计企业提供技术支持。     

基于IP的系统芯片(SOC)设计

随着集成电路设计与工艺技术水平的提高，出现了系统芯片(SOC)的概念。本文介绍了基于IP的SOC设计方式的设计流程，指出了其与传统IC设计方法的不同。讨论了支持SOC设计的几种关键技术，并对SOC的技术优势及发展趋势作了全面阐述。     

“怪圈”冲破之日，中国IC设计业起飞之时

在2004IC设计年会上，大唐微电子总经理赵纶针对SOC设计提出了两个怪圈说一是“问：谁愿意用我的SOC？反问为什么要用你的SOC？”：二是“问：我的IP是成熟的．你的SOC设计不成功或没有市场．我收不到钱怎么办，反问你的IP真的成熟吗，如果我付了钱．你的IP比你说的差怎么办？其实这也是绝大部分中国IC设计公司的困惑。     

基于IP 模块的片上系统设计

传统IC设计方法关注的是如何创建一个全新的设计并进行有效的验证。复杂的IP模块，嵌入式软件，不断增长的晶体管数量，这些都变成了传统方法日益沉重的负担，在片上系统SOC（system-on-chip)设计中，基于IP模块的功能组装正在逐渐代替传统的功能设计而成为主流的设计方法，本文介绍基于IP模块的片上系统的设计和验证。     

IP,SOC与设计技术（二）

前面我们已经讨论了IP与SOC的关系,有关专家设想未来的SOC将与各种门类的IC如逻辑IC、模拟IC、存储器、微器件等组装而成,即先有的IC都可以成为SOC中的IP硬核。当IP嵌入到SOC中便成为相应的嵌入式器件、下面我们将介绍典型的产品类型,并对它们作为嵌入器件的实际问题进行分析和比较。嵌入式IP由于多个可重复利用的校如DSP、MPEG解码器等的集成,电子系统正日益趋向在单一芯片上实现一个完整的系统,这种系统需要同时用到不同厂商的数字与模拟技术＿一块ASIC或SOC需要多家厂商的共同参与方式可完成,以下对IC的重点产品…     

基于虚拟插件的SOC内核互连方法的研究

传统的IC设计方法已无法适应新的片上系统（System On a Chip,SOC）设计要求,需要根本的变革,即从以功能设计为基础的传统IC设计流程转变到以功能整合为基础的SOC设计全新流程。SOC设计以IP的设计复用和功能组装、整合来完成。随着以IP核复用为基础的SOC设计技术的发展,在实际设计时如何有效地对众多IP供应商提供IP核进行有效互联的问题日益受到重视。文章基于标准的接口协议——虚拟元件接口（VCI,Virtual Component Interface）,探索了一条快速、简便、稳定且易于验证的SOC内核互连的方案。     

基于Verilog HDL的全功能UART IP核的设计与实现

随着IC设计技术的发展,IP已经成为S0C设计的关键技术,利用已有IP可大大提高SOC设计的效率和能力.本文通过使用Verilog HDL设计UART(通用异步收发报机)的IP核,说明了IP设计的大体流程以及IP在日后IC设计中的重要作用.     

一种适合于SOC系统的JTAG扩展化可测性设计

随着集成电路系统复杂性的提高及基于 IP核的 SOC系统的出现 ,电路测试的难度不断增大 ,对电路可测性设计提出了更高的要求。文中在研究了现有各种可测性设计方法优劣后提出了扩展化的 JTAG可测性设计电路 ,它在稍增加电路复杂度的情况下融合各测试方法 ,并提出了利用这种测试电路的 IC系统测试方案。它克服了测试基于 IP核的 SOC系统的一些难点。     

IP核的近期发展

在集成电路制作工艺进入深亚微米之后,IC设计能力滞后于工艺水平日甚,势必要提出新的设计思想和设计方法。SOC(System On a Chip)为缓解设计滞后问题提供了一个有效途径,受到了普遍地重视和认可。作为SOC技术的关键,可复用的IP核(IntellectualProperty)不仅得到已有的一些EDA公司和IC公司的重视,而且还造就了一批新兴的IP核专营公司。这些公司虽然不大,但它们的产品却几乎出现在SOC的所有领域。本文将介绍EDA厂家,IC厂家和一些IP专营公司对IP核的研究、开发和经营情况。     

电信设备及其技术

0601049 基于Verilog HDL的全功能UART IP核的设计与实现[刊,中]／范健民／／中国集成电路．-2005,(1)．- 50-53(G) 随着IC设计技术的发展,IP已经成为SOC设计的关键技术,利用已有IP可大大提高SOC设计的效率和能力。本文通过使用Verilog HDL设计UART (通用异步收发报机)的IP核,说明了IP设计的大体流程以及IP在日后IC设计中的重要作用。参4     

SOC设计中的IP挑战

IC设计正逐渐转向系统级芯片(SOC)设计,IP核是其中的重要核心部分.本文介绍了IP核的概念及交付形式,讨论了IP核相关标准、IP验证、IP的质量评估,以及知识产权的保护,并从上述几个方面分析了IP核所面临的挑战.     

全球SIP展望

SIP（矽智产）在整个半导体产业中所扮演的是一种触媒的角色,由于系统单晶片是由许多功能区块所组成,因此借助IP的复用可以加快IC设计速度,进而加速SOC的实现。 此外,IP复用也可使整个IC设计的生产力大幅提高,并缩短制程技术与设计技术间的差距,而Foundry也可提供     

SOC设计:IC产业链设计史上的重大革命

集成电路芯片设计是IC产业链的龙头,而系统芯片(SOC)集中了芯片设计的先进技术。本文论述了SOC芯片的最新设计技术和焦点技术,包括嵌入式CPU,IP模块设计以及芯片的验证和测试等,展望了当前SOC芯片设计的发展趋势。     

IP核网络管理系统的设计及实现

目前,基于IP核复用的SOC技术已经发展成为IC设计的一种主流技术,而SOC设计的关键是可复用IP核的获取.IP核网络管理系统可以有效的组织和管理IP核数据,并且为用户查找、选择合适的IP核提供一个便利的公共平台.文章主要分析了IP核数据的特点,从而确立了IP核的数据结构;并且详细讨论了IP核网络管理系统的设计考虑与实现过程.     

具备兼容性和层次性的SOC测试控制结构设计

IP核的集成问题是SOC设计的关键,测试集成更是无法回避的难题.因此,灵活高效的测试控制结构成为SOC可测性设计的重要研究内容.文章分析了IEEE Std 1149.1对传统IC芯片内部和外部测试的整体控制能力;剖析了IEEE Std 1500TM对嵌入式IP核测试所做规定的标准性和可配置性.在此基础上,提出了一种复用芯片级测试控制器的测试控制结构,该结构能兼容不同类型的IP核,并且有助于实现复杂SOC的层次性测试控制.     

IP核的近期发展

在集成电路制作工艺进入深亚微米之后,IC设计能力滞后于工艺水平日甚,势必要提出新的设计思想和设计方法。SOC(System On a Chip)为缓解设计滞后问题提供了一个有效途径,受到了普遍地重视和认可。作为SOC技术的关键,可复用的IP核(Intellectual Property)不仅得到已有的一些EDA公司和IC公司的重     

IP在中国的现状及未来之路

随着以IP为基础的SOC设计逐渐成为IC设计的主流,针对IP的研发和市场交易在国内越来越受到人们的重视.本文全面系统地分析了当前我国IP研发、使用、交易的现状和存在的关键问题,并展望了IP在我国的未来发展.     

EEPROM工艺及其IP Cores的嵌入式应用

在当今VLSI进入深亚微米技术的时代，受日益增长的对小型化、高可靠性以及高速度需求的驱使，ASIC厂家已经将注意力转到了集成IP Cores的SOC上。基于IP Cores的SOC技术解决方案已经成为了IC设计、工艺研发以及测试所探讨的核心课题之一。为顺应这种要求，首钢日电电子有限公司(以下简称SGNEC)也将其业务扩展到了这一领域。本文着重介绍了SGNEC面向SOC业务之一而研发的EEPROM工艺，在此基础上，还介绍了基于该EEPROM工艺所开发的可复用的IP Cores，并就相应IP Cores的多种嵌入式应用进行了简单的探讨。     

嵌入式UART的设计及FPGA验证

随着微电子技术的发展,IP核成为SOC IC设计技术的关键;UART(通用异步收发器)作为输入/输出系统中重要的基本组成部分,设计其IP核并嵌入SOC系统中具有十分重要的应用意义。采用自上而下的设计方法,设计系统各模块并集成、仿真,最后在Xilinx ISE 9.1i开发环境下进行了综合、仿真和FPGA器件下载进行硬件实现、验证。结果表明设计正确,功能稳定、可靠。UART IP核能很好的应用到SOC中去,具有很高的使用价值。     

算子设计方法缩小IC设计与制造间的“剪刀差”

IC设计方法学是缩小IC设计技术与制造技术间“剪刀差”的有效途径。作为设计方法学的新探索，算子设计的粒度大于标准单元，兼顾IP复用的一些属性，旨在提升IC设计效率和缩短IC设计时间。