可放置于晶圆划片槽的STI应力波动检测电路

提出了一个简易的浅沟道隔离(STI)应力波动检测电路。该电路可以放入晶圆片狭长的划片槽中,有利于减小芯片测试成本。采用了双开关管以确保测量精度,并实现了对256个器件参数的同时测量,以得到器件的随机波动特性。设置了一系列具有最小沟道长度、相同器件尺寸、不同STI宽度的共9种NMOS阵列。测量了这些阵列的饱和电流Idsat,以分析STI应力对器件性能的影响。此外,还测量了这些阵列的线性区阈值电压Vtlin波动作为对比。测试芯片在28 nm工艺中进行了流片和验证。每种测试电路所占版图面积为415μm×50μm。测试结果表明STI应力对器件性能有明显的影响,而且随着STI宽度的减小,Idsat波动增大,而Vtlin波动减小。     

一种40 nm MOSFET版图相关的波动模型建立

针对版图邻近与工艺波动因素对40 nm MOSFET器件物理效应变化和性能波动的影响进行分析,提出一种基于BSIM4.5的新型模型,修正原有模型的阈值电压和迁移率机制,有效地实现了版图邻近效应的建模。该模型主要考虑了相邻栅极间距psf和pss,相邻有源区的横向间距sodx1和sodx2,以及纵向间距sody对器件性能的影响。基于国内先进的40 nm工艺平台,对器件的Vthsat,Idsat,Vthlin和Idlin性能进行监测,得到相邻栅极间距对饱和电流和阈值电压分别有15%和30 mV的影响,横纵向有源区间距对饱和电流和阈值电压分别有1.5%和4 mV的影响,从而得到拟合度较好的仿真模型。结果表明,建立的模型能够有效降低结构仿真误差,大大提高设计人员的设计效率和准确性。     

深亚微米抗辐照PDSOI nMOSFET的热载流子效应

基于中国科学院微电子研究所开发的0.35 μm SOI工艺,制备了深亚微米抗辐照PDSOI H型栅nMOSFET.选取不同沟道宽度进行加速应力实验.实验结果表明,热载流子效应使最大跨导变化最大,饱和电流变化最小,阈值电压变化居中.以饱和电流退化10%为失效判据,采用衬底/漏极电流比率模型,对器件热载流子寿命进行估计,发现同等沟道长度下,沟道越宽的器件,载流子寿命越短.     

40nm狗骨结构对n-MOSFET的性能影响

设计了一组测试结构用来探讨狗骨(dogbone)结构有源区对n-MOSFET性能的影响因素。测试结构和测量数据基于40 nm工艺技术,通过改变狗骨结构有源区的通孔区域到栅极之间的长度(S)来分析对NMOS器件参数如漏端饱和电流、阈值电压和漏电流的影响。实验表明,随着长度S从0.07μm增加到5.02μm,漏端饱和电流和漏电流均先上升后下降,而阈值电压呈单调下降变化趋势。漏端饱和电流和漏电流的趋势表明,狗骨结构有源区主要受到两个因素影响,即沿沟道长度方向的STI应力效应和源极/漏极电阻效应,而源极/漏极电阻效应对S较大的狗骨结构有源区影响更为显著。     

关态应力下 P- MOSFETs的退化

研究了沟长从 0 .5 2 5 μm到 1.0 2 5 μm9nm厚的 P- MOSFETs在关态应力 ( Vgs=0 ,Vds<0 )下的热载流子效应 .讨论了开态和关态应力 .结果发现由于在漏端附近存在电荷注入 ,关态漏电流在较高的应力后会减小 .但是低场应力后关态漏电流会增加 ,这是由于新生界面态的作用 .结果还发现开态饱和电流和阈值电压在关态应力后变化很明显 ,这是由于栅漏交叠处的电荷注入和应力产生的界面态的影响 .Idsat的退化可以用函数栅电流 ( Ig)乘以注入的栅氧化层电荷数 ( Qinj)的幂函数表达 .最后给出了基于 Idsat退化的寿命预测模型     

高k金属栅NMOSFET器件阈值电压调控方法

实现对器件阈值电压的有效调控是高k金属栅(HKMG)技术面临的一项重要挑战。TiAl薄膜作为n型金属氧化物半导体场效应晶体管(NMOSFET)的功函数层被广泛地应用于HKMG结构中以实现对器件阈值电压的调控。实验采用射频(RF)-直流(DC)磁控溅射的方式沉积TiAl薄膜,通过优化直流功率、射频功率和反应压强工艺参数,实现了对薄膜Ti/Al原子比率的调节,提高了Ti/Al原子比率分布均匀度。基于实验结果,采用后栅工艺流程制造HKMG NMOSFET,讨论不同的Ti/Al原子比率和TiAl层厚度对NMOSFET阈值电压的影响。Ti/Al原子比率增大10%,NMOSFET的阈值电压增加12.6%;TiAl层厚度增加2 nm,NMOSFET的阈值电压下降19.5%。这种方法已经被成功应用于HKMG器件的生产。     

后栅工艺高k/金属栅结构NMOSFET偏压温度不稳定性特性研究

本文对后栅工艺高k/金属栅结构NMOSFET偏压温度不稳定性特性进行了研究。在加速应力电压和高温条件下,NMOSFET的阈值电压的退化与时间呈幂指数关系。然而幂指数随应力电压的增大而减小;在本文中,应力从0.6V到12V,幂指数则相应的由0.26减小到0.16。通过对应力前后器件的亚阈值特性分析,在应力过程中没有界面态产生。根据实验数据提取到数值为0.1eV的热激活能,表明偏压温度不稳定性是由栅介质中预先存在的陷阱俘获从衬底隧穿的电子造成的。恢复阶段的测试显示阈值电压的退化与对数时间呈线性关系,同时可以用确定的数学表达式来表明其与应力电压和温度之间的关系。     

不同栅压应力下1.8V pMOS热载流子退化机理研究

本文详细研究了不同栅压应力下1.8V pMOS器件的热载流子退化机理.研究结果表明,随着栅压应力增加,电子注入机制逐渐转化为空穴注入机制,使得pMOS漏极饱和电流(I_dsat)、漏极线性电流(I_dlin)及阈值电压(V_th)等性能参数退化量逐渐增加,但在V_gs=90%*V_ds时,因为没有载流子注入栅氧层,使得退化趋势出现转折.此外,研究还发现,界面态位于耗尽区时对空穴迁移率的影响小于其位于非耗尽区时的影响,致使正向I_dsat退化小于反向I_dsat退化,然而,正反向I_dlin退化却相同,这是因为I_dlin状态下器件整个沟道区均处于非耗尽状态.     

应力下LDD nMOSFET栅控产生电流退化特性研究

研究了LDD nMOSFET栅控产生电流在电子和空穴交替应力下的退化特性。电子应力后栅控产生电流减小,相继的空穴注人中和之前的陷落电子而使得产生电流曲线基本恢复到初始状态。进一步发现产生电流峰值在空穴应力对电子应力引发的退化的恢复程度与阈值电压和最大饱和漏电流不同。电子应力中陷落电子位于栅漏交叠区附近的沟道侧I区和LDD侧的II区中氧化层中。GIDL应力中,空穴注入进II区中和了陷落电子,使得产生电流的退化基本得到恢复,但这些空穴并未有效中和I区中的陷落电子,因此阈值电压和最大饱和漏电流退化恢复的程度较小,分别为20%和7%。     

关态应力下P-MOSFETs的退化

研究了沟长从0.525μm到1.025μm 9nm厚的P-MOSFETs在关态应力(Vgs＝0,Vds＜0)下的热载流子效应．讨论了开态和关态应力．结果发现由于在漏端附近存在电荷注入,关态漏电流在较高的应力后会减小．但是低场应力后关态漏电流会增加,这是由于新生界面态的作用．结果还发现开态饱和电流和阈值电压在关态应力后变化很明显,这是由于栅漏交叠处的电荷注入和应力产生的界面态的影响．Idsat的退化可以用函数栅电流（Iｇ）乘以注入的栅氧化层电荷数（Qinj）的幂函数表达．最后给出了基于Idsat退化的寿命预测模型．     

0.5μm部分耗尽SOI NMOSFET热载流子可靠性研究

对0.5μm部分耗尽SOI NMOSFET热载流子的可靠性进行了研究。在Vds=5V,Vgs=2.1V的条件下,加电1 000s后,宽长比为4/0.5的部分耗尽SOI H型栅NMOSFET的前栅阈值电压的漂移(ΔVt/Vt)和跨导的退化(Δgm/gm)分别为0.23%和2.98%。以器件最大跨导gm退化10%时所对应的时间作为器件寿命,依据幸运电子模型,0.5μm部分耗尽SOI NMOSFET寿命可达16.82年。     

0.5μm部分耗尽SOI MOSFET中的寄生双极效应

0.5μm部分耗尽SOI MOSFET的寄生双极效应严重影响了SOI器件和电路的抗单粒子和抗瞬态γ辐射能力。文中显示,影响0.5μm部分耗尽SOI NMOSFET寄生的双极器件特性的因素很多,包括NMOSFET的栅上电压、漏端电压和体接触等,尤其以体接触最为关键。在器件处于浮体状态时,0.5μm SOI NMOSFET的寄生双极器件很容易被触发,导致单管闭锁。因此,在设计抗辐射SOI电路时,需要尽量降低SOI NMOSFET寄生双极效应,以提高电路的抗单粒子和抗瞬态γ辐射能力。     

Mechanically strained strained-Si NMOSFETs

The drain-current enhancement of the mechanically strained strained-Si NMOSFET device is investigated for the first time. The improvements of the drain current are found to be /spl sim/3.4% and /spl sim/6.5% for the strained-Si and control Si devices, respectively, with the channel length of 25 /spl mu/m at the external biaxial tensile strain of 0.037%, while the drain-current enhancements are /spl sim/2.0% and /spl sim/4.5% for strained-Si and control Si devices, respectively, with the channel length of 0.6 /spl mu/m. Beside the strain caused by lattice mismatch, the mechanical strain can further enhance the current drive of the strained-Si NMOSFET. The strain distribution due to the mechanical stress has different effect on the current enhancement depending on the strain magnitude and channel direction. The smaller current enhancement for strained-Si device as compared to the control device can be explained by the saturation of mobility enhancement at large strain.     

A New Strained‐Si Channel Power MOSFET for High Performance Applications

We propose a novel power metal oxide semiconductor field effect transistor (MOSFET) employing a strained‐Si channel structure to improve the current drivability and on‐resistance characteristic of the high‐voltage MOSFET. A 20 nm thick strained‐Si low field channel NMOSFET with a 0.75 µm thick Si_0.8Ge_0.2 buffer layer improved the drive current by 20% with a 25% reduction in on‐resistance compared with a conventional Si channel high‐voltage NMOSFET, while suppressing the breakdown voltage and subthreshold slope characteristic degradation by 6% and 8%, respectively. Also, the strained‐Si high‐voltage NMOSFET improved the transconductance by 28% and 52% at the linear and saturation regimes.     

0．1μm NMOSFET沟道δ－掺杂与结构特性

沟道δ－形掺杂对于改善极小尺寸ＭＯＳＦＥＴ性能、提高可靠性极其重要。利用能量输运模型（ＥＴＭ），报道了沟道δ－形掺杂分布对０．１μｍ沟长ＮＭＯＳＦＥＴ结构特性的影响，根据漏源电流ＩＤＳ、截止态电流Ｉｏｆｆ、阈值电压ＶＴＨ和Ｓ因子的要求，提出了使性能和可靠性得到优化的δ－形掺杂分布。     

近红外掺镁周期极化铌酸锂光参变振荡器

研究了掺镁周期性极化铌酸锂光参变振荡器(PPMgLN-OPO)在近红外波段的调谐特性和输出特性。计算了PPMgLN-OPO的调谐曲线,并采用Nd:YVO4激光器产生的1.064μm激光作为抽运源,验证了其温度调谐特性,实现了1.8～2.6μm的可调谐红外激光输出。此外,比较了长度为2cm和3cm的PPMgLN晶体的OPO输出特性,并在抽运功率为6.7W时,获得了最高功率为3.2W的2μm激光输出,转换效率达47.8%。     

重掺多晶氧化法LDD-CMOS高性能电路的优化设计与研制

对重掺多晶氧化法(HDPO)应用于LDD IC中的工艺条件进行了优化,并实现了HDPO-LDD电路.研究了HDPO-LDD器件的性能和热载流子效应,同时对器件进行计算机模拟,对HDPO-LDD进行优化设计,获得了优化参数.综合优化设计的工艺条件和参数,成功地应用于亚微米NMOSFET,1μm沟道长的CMOS CD4007电路,2μm沟道长的CMOS 21级环振和2.5μm沟道长的LSI CMOS IC,性能优良,高速,稳定,可靠.     

Scaling of poly-encapsulated LOCOS for 0.35 μm CMOS technology

We demonstrate the scaling of Poly-Encapsulated LOCOS (PELOX) for 0.35 μm CMOS technology without detrimental effects on gate oxide and shallow source/drain junction integrity. As-grown bird's beak punchthrough is shown to fundamentally limit the scalability of LOCOS-based schemes for narrow nitride features. A quantitative comparison of bird's beak punchthrough is made between LOCOS, Poly-Buffer LOCOS (PBL), and PELOX. The PELOX scalability is emphasized by evaluating the impact of the polysilicon-sealed cavity length for narrow nitride features. We present the realization of a 1 μm active/isolation pitch fully meeting the geometry and off-leakage requirements of 0.35 μm CMOS technologies (VDS⩽5 V). This field-implant-free isolation module avoids unnecessary process complexity by successfully integrating scaled PELOX with the split well-drive-in scheme. A highlight of this new approach is that the NMOSFET characteristics are largely width-independent down to 0.3 μm dimensions     

基于高迁移率微晶硅的薄膜晶体管

近年来,微晶硅(μc-Si:H)被认为是一种制作 TFT 的有前景的材料.采用PECVD法,在低于200℃时制作了微晶硅TFTs,其制作条件类似于非晶态 TFTs.微晶硅 TFTs 器件的迁移率超过了 30 cm2/Vs,而阈值电压是 2.5 V.在长沟道器件(50～200 μm)中观测到了这种高迁移率.但对于短沟道器件(2 μm),迁移率就降低到了7 cm2/Vs.此外,该 TFTs 的阈值电压随着沟道长度的减少而增大.文章采用了一种简单模型解释了迁移率、阈值电压随着沟道长度的缩短而分别减少、增加的原因在于源漏接触电阻的影响.     

信号光脉冲比抽运光窄12倍的内腔式KTP光参量振荡器

在闪光灯抽运的非稳腔Nd∶YAG被动调Q激光器腔内,放置非临界相位匹配KTP晶体,构成内腔式单谐振KTP光参量振荡器(OPO)。研究了输出信号光的波长调谐性能,获得1.57~1.60μm可调谐激光脉冲。实验结果表明,1.57μm信号光的输出能量随着光参量振荡器腔长的增加而减少,脉冲宽度随着腔长的增加而有所变化;抽运能量较大时,转换效率随着抽运能量的增加趋于饱和然后逐渐下降;对此给予了合理的理论解释。当光参量振荡器的腔长为5 cm,1.06μm抽运光脉冲宽度为30 ns时,输出的1.57μm信号光的脉冲宽度为2.5 ns,能量为21.3 mJ。1.57μm信号光的脉冲宽度仅为1.06μm抽运光脉冲的1/12,总的电光能量转换效率为0.128%。