一种低功耗可重构Cache的重构算法

随着半导体技术的发展,芯片上的功率密度也逐渐增大,这使得功耗问题在芯片设计时越来越受到人们的关注.片上Cache是处理器芯片中的主要功耗源之一,采用低功耗Cache可有效降低处理器整体功耗.对低功耗Cache设计进行了研究.介绍了当前低功耗Cache设计的主要方法和一种低功耗可重构的数据Cache的体系结构及相应的重构算法.给出了一种新的重构算法——LoW-High Boundary（LHB）算法.实验表明LHB算法在性能和功耗上均优于原算法.     

手持式RFID读写器的低功耗设计与测试

为满足手持式RFID读写器的低功耗要求,提出了一种在低功耗硬件的基础上,通过软件调节系统的工作时钟频率和管理系统的工作模式来降低读写器系统功耗的设计方法.并为测试系统的功耗设计了相应的测试软件.测试结果表明,该低功耗设计方法可有效地降低系统的功耗.     

AES加密算法的高速低功耗ASIC设计

本文提出了一个AES加密算法的高速低功耗ASIC设计方案,使用Synopsys设计流程和VeriSilicon0.18μmCMOS工艺,实现了最高工作频率410MHz,数据吞吐率5.23Gbps,功耗为58mW。采用改进算法(T盒算法),将轮变换操作中的不同步骤合并为一组表的查询,有效降低了关键时序路径的传输延迟,并通过动态功耗管理和门控时钟等低功耗设计方法有效地降低了功耗。     

嵌入式GIS系统的低功耗设计

由于嵌入式GIS系统被广泛地应用于移动性较强的设备,因此功耗成了一项重要的技术指标.本文系统地描述了对嵌入式GIS系统进行低功耗设计的方法.本文将功耗分为硬件功耗和软件功耗,其中软件低功耗设计是个新的领域.本文采用按需转换处理器状态、优化编译器、按需分层调入GIS数据、优化关键算法和压缩栅格数据等方法从软件角度降低系统功耗.     

一种通过算法移植降低无线传感器网络能耗的方法

在研究了多种降低系统功耗方法的基础上,针对无线传感网络的低功耗要求,对无线传感器网络各模块进行了分析和研究,设计并实现了一种基于算法移植的软件开发低功耗的方法,有效降低了节点功耗.采用高性能无线传感器Imote 2节点进行实验,和原有方法进行了对比,并分析其功耗.结果表明:改进后的方法能有效地降低节点的能耗,延长了整个网络的生存期.     

嵌入式系统低功耗软件技术研究

嵌入式系统低功耗设计中有硬件技术无法涉足的空间,可通过低功耗软件技术实现降低系统功耗的目的.针对液晶显示器(LCD)电气特性,从软件角度,综合运用动态电源管理技术和动态电压管理技术,根据处理器负载变化趋势和对空闲模式计时的思想,给出了降低液晶显示器功耗的算法和策略;利用优化编译技术中的操作替换和指令排序方法,分析和研究图形图像处理中常见的矩阵变换算法,给出了低功耗策略和验证节能73.9%.并就低功耗软件技术算法和策略给出了结论和提出了下一步研究的方向.     

基于睡眠算法的卫星终端低功耗设计

从待机低功耗考虑,分析终端的主要耗电模块,结合GM R-13G卫星通信协议,研究终端的空闲模式特性及其工作模式.利用非连续接收的思想,提出针对终端在空闲模式下信道数据接收的睡眠算法,通过睡眠算法,实现终端功能模块在具体帧号的打开或关闭.将低功耗模式划分为浅睡模式及深睡模式,基于睡眠算法对这两种模式分别进行设计.通过对功耗数据进行测试,验证了低功耗设计方案能够有效降低终端空闲状态下的待机功耗.     

应用输入向量控制技术降低漏电功耗的快速算法

随着工艺的发展,为保证电路的性能和噪声容限必须降低阈值电压,这将导致漏电流呈指数增长,漏电功耗因而将逐渐超过动态功耗占据主导地位.CMOS的堆栈效应导致电路在不同向量下的静态功耗不同,因此在电路进入睡眠状态时使用输入向量控制技术是一种低功耗设计的有效方法,如何快速找到一个可降低电路漏电功耗的向量就成了问题的关键.介绍了一种在给定向量集合中查找低功耗向量的快速算法--基于概率传递的标记算法,并为此开发了一个事件驱动的门级组合电路仿真器.通过对ISCAS和龙芯处理器电路的实验结果表明,该算法同传统方法比较可以提高性能3.4倍,误差率仅约0.14%.     

小数乘法器的低功耗设计与实现

提出一种针对小数乘法器的低功耗设计算法,其优化指标为综合后小数乘法器内部寄存中间运算结果的寄存器位宽,解决了目前低功耗设计中算法自身逻辑单元被引入系统从而降低系统优化效果的问题.该算法能够在不降低系统工作效率、不损失系统运算精度、不增加额外逻辑单元的条件下,大幅降低系统功耗和面积.在使用该算法对某一射频模块进行优化后,硬件测试结果显示该射频模块对某型号FPGA的逻辑占用率相比优化前降低17.9％,寄存器总数降低30.7％,存储单元占用率降低21.5％.该算法适用于对含有大量小数乘法运算的系统进行低功耗优化.     

一种降低DSP芯片总线功耗的设计方案

介绍了一种低功耗总线设计方案,在设计方案中提出了一种新的编码算法,并将其与一种低功耗译码器结合来降低总线的功耗。试验中选取了一些常用的DSP算法,结果证明这种方法可以有效降低DSP处理器中数据总线和地址总线的功耗,平均可达到对数据总线降低21.56 %和对地址总线降低40.29%。