VLSI设计方法和工具的发展

本文回顾了模拟和数字集成电路设计EDA工具的发展历程,详细地分析了数字电路设计流程,指出在当前深亚微米集成电路设计中存在的问题及EDA工具发展动向。     

开发软件ISP在现代数字电路设计中的应用

电子设计自动化(EDA)技术为现代数字电路的设计提供了一个有力的工具.本文通过数字密码锁这一实例,详细介绍了开发软件ISP在现代数字电路设计中的使用方法.     

VeriBest提供Windows NT平台上运行的EDA产品

VeriBest 公司提供的EDA产品,能进行模拟电路、数字电路、模/数混合电路的设计与仿真,实现 FPGA的设计与综合,完成PCB的设计与校验。 VeriBest EDA的各种分析、校验工具采用统—的设计输入环境,除原理图输入外,还可对状态图、流程     

一种基于FPGA的数字IC设计

EDA技术是一种高级、快速、有效的电子设计工具,充分利用了计算机自动设计、仿真和测试功能.利用EDA技术对数字集成电路(IC)进行描述、建模和设计,简化了IC电路设计任务.文章通过设计序列检测器,介绍了利用ALTERA公司的Quartus Ⅱ平台,通过硬件设计语言(VHDL),基于FPGA进行数字电路设计、描述、编译、仿真,定制IC等主要流程,表明了运用EDA技术设计数字电路具有灵活性、可靠性和可扩展性,在硬件设计领域中必将得到很好的应用.     

数字电路教学中的时序分析

时序分析在数字电路的设计中有非常重要的作用.本文对数字电路中时序分析的一些基本概念作了简单介绍.在讲授数字电路课程时,这些基本概念也可以作为对教材中基本内容的一种补充,学生能够对数字电路中的时序分析有一个比较清楚的认识.同时,由于目前许多广泛使用的EDA工具中都大量使用这些基本概念,我们认为,掌握这些基本概念,将会对学生了解EDA工具、完成数字电路实验以及从事具体的工作有较大的帮助.     

数字电路逻辑综合方法

数字电路逻辑综合是90年代为大规模ASIC自动化设计发展起来的一种全新电子设计自动化（EDA）工具。本文将详细介绍逻辑综合工具的结构特点和设计方法．     

利用MAX+PLUSⅡ设计数字电路

MAX＋PLUSⅡ开发工具是美国Altera公司自行设计的一种CAE软件工具，是EDA技术的有力工具，以一个实际电路设计为例，说明了用其设计数字电路的方法。     

EDA技术在数字电路设计中的运用研究

EDA技术不仅是电子工程相关设计人员应当具备的专业技能,同时也是设计现代电子系统的重要工具。研究EDA技术在数字电路中的运用,也有着多方面的意义。本文便从EDA技术的内涵入手,并对其应用方法展开研究,以期为各位读者提供参考。     

利用EDA技术进行数字电路设计性实验的研究

通过实例分析,介绍了EDA技术中Multisim8.0软件平台在数字电路设计性实验中的具体应用及特点,阐明了EDA技术实验环境(仿真实验)与实际操作实验环境(实物实验)的优缺点,并提出数字电路设计性实验在教学中仿-实结合是现代数字电路设计性实验的最佳教学模式.     

基于EDA技术的数字电子技术虚拟实验系统探究

文章针对如何提高数字电子技术实验课程的实践性问题,介绍了EDA技术及多种主流EDA设计工具,比较了多种EDA软件实现数字电路的方法和各个软件实现的侧重点。提出了基于EDA技术的虚拟实验系统框架的构建设想,介绍了实验主框架和各个具体实现模块。     

基于EDA技术的数字电路设计性实验研究

利用EDA技术进行设计性实验的研究与开发,是改革传统数字电路实验教学模式的有效途径,能帮助学生熟悉和掌握最先进的电路设计方法和技能.通过实例分析及实验结果的对比,介绍了EDA技术中Multisim 2001软件平台在数字电路综合设计性实验中的具体应用及特点,阐明了EDA技术实验环境（仿真实验）与实际操作实验环境（实物实验）的优缺点,指出在数字电路设计性实验教学中,仿真实验与实物实验相结合的重要性.仿-实结合是现代数字电路设计性实验的最佳教学模式.     

EDA技术与数字电路的融合研究

本文介绍了EDA技术,提出了以数字电路基本知识为引导,以EDA平台为主要手段,建立传统数字电子技术设计和现代设计方法相结合的新模式.     

电类课程引入EDA的教学研究

阐述了在类课程中引入EDA技术的必要性和可行性,并就高频电子线路课程、教字电路课程、毕业设计讨论了引入EDA技术的构想。     

利用PCB设计工具进行集成电路版图设计

如果EDA系统配置不全面,如何充分利用现有条件更好更快地完成集成电路的设计工作?本文介绍了我们利用PCB(印刷电路板)设计工具设计集成电路版图的方法,并以一个600门的数字电路为例加以说明。PCB设计与版图设计本是两种类型的工作,但在某些条件下,将它们结合在一起可以充分利用计算机资源高效率地完成设计工作。希望本文在集成电路设计方法及充分利用计算机资源方面起到抛砖引玉的作用。     

VHDL语言在数字光端机专用芯片中的一个应用

VHDL作为IEEE的标准硬件描述语言,主要用于数字电子系统EDA。IEEE正讨论该语言用于模拟电子系统设计的标准。国内也已逐渐采用VHDL设计集成电路和大型电子系统。文中结合HDB3编译码电路设计,介绍VHDL语言的状态机设计风格与设计过程。     

基于Multisim7.0软件平台的电子电路设计型实验研究

介绍了EDA(电子设计自动化)技术中Multisim7.0软件平台的功能特点.利用EDA技术进行设计性实验的研究与开发,是改革传统电子电路实验教学模式的有效途径,能帮助学生掌握最先进的电子电路设计方法和技能.结合EDA技术在电子电路设计型实验中的应用实例分析,阐明了利用Multisim7.0软件平台进行电子电路设计的优越性,其方便的更改电路和元器件参数的能力,使得能够更快更好地进行电子电路设计与仿真分析,同时缩短设计电路的时间,因而是一种全新的培养学生实际动手能力的有效工具.     

源端射频干扰下CMOS数字电路的时序失效机理

当前CMOS数字芯片设计流程缺少对电路电磁抗扰性的检验。大幅电磁干扰会导致数字电路出现电路失效,但电路失效的原因以及电路失效与幅度和频率等干扰参数的关系尚不清楚。针对这一问题,详细研究了源端射频干扰下CMOS数字电路的工作状态。通过给出失效与干扰参数的关系的基本理论,得到CMOS数字电路在受扰情况下的失效原因。结果表明,时序错误是大幅电磁干扰引起CMOS电路失效的主要原因。电路失效可通过电路路径延时的漂移和抖动来解释,漂移和抖动与电磁干扰的幅度和频率存在特定关系,因此时序失效是可预测的。基本理论所描述的失效规律可作为EDA工具的原理,用于芯片设计早期阶段对电路的抗扰性检验。     

基于CPLD的脉冲计数器设计

介绍了用CPLD HDL的EDA技术作为开发手段,实现对16通道脉冲信号计数的脉冲计数器的设计。该方法具有设计周期短,内部电路模块可移植的特点,解决了以往数字电路小规模多器件组合的设计瓶颈,经实际电路测试,该系统性能可靠。     

VHDL语言在EDA仿真中的应用

介绍了VHDL语言及其基本特点，讨论了VHDL语言在EDA中的诸多优点，并以交通信号灯主控制电路的设计为例，说明了用VHDL语言设计数字电路的方法以及VHDL语言在数字电路设计仿真中的重要作用，给出了交通信号灯主控制电路的时序仿真波形。仿真结果表明VHDL语言应用于数字电路仿真是切实可行的，在跟踪性和快速性方面达到了令人满意的效果。