信号的低比特位数表示:一种新颖低比特位数的Σ-Δ调制器

通过设计一种新的噪声整形滤波器,本文提出了一种新颖的Σ-Δ调制器结构,可用于实现用较低比特位数的数字信号表示较高比特位数的输入信号.该调制器与传统的Σ-Δ调制器相比,其输出数字信号比特位数(或动态范围)降低了许多.理论推导分析和仿真对比的结果表明,在量化噪声整形和噪声频谱上,该调制器的各项性能有了很大的提高,而且证明了这类调制器是稳定的.     

一种新型Sigma-Delta调制器结构的研究

本文提出一种新颖的∑-△调制器结构设计，实现用较低比特位数的数字信号表示较高比特位数的高速信号。与传统的∑-△调制器不同，该调制器采用了新颖的量化噪声整形滤波器使输出信号具有较低比特位数。在调制器的结构设计中，采用了流水线一反馈型的实现结构，使处理过程消除了乘法运算。该结构易于系统实现和提高处理速度。本文用Simulink对调制器进行了仿真研究。研究结果表明本文提出的调制器适合于高速信号的实时处理。     

基于高阶单比特∑△调制器的频率综合器

本文介绍了高阶单比特∑△调制器在小数分频频率综合器中的应用。普通小数分频频率综合器容易产生很大的杂散频率，采用∑△调制器可以有效消除杂散频率降低相位噪声。由于多比特MASH结构的非线性，这里采用单比特高阶∑△调制器（CIFB），最后提出实现电路。     

∑-Δ调制噪声整形的研究

介绍∑-△调制器的基本结构,分析∑-△调制技术对噪声进行整形的基本原理及过采样率、∑-△调制器的级数对整形效果的影响,从中获得了一些有用的结论.     

∑—△调制噪声整形的研究

介绍∑－△调制器的基本结构，分析∑－△调制技术对噪声进行整形的基本原理及过采样率、∑－△调制器的级数对整形效果的影响，从中获得了一些有用的结论。     

低电压∑-△调制器关键技术及设计实例

介绍了低电压开关电容∑-△调制器的实现难点及解决方案,并设计了一种1V工作电压的∑-△调制器。在0．18μm CMOS工艺下,该∑-△调制器采样频率为6．25MHz,过采样比为156,信号带宽为20kHz;在输入信号为5．149kHz时,仿真得到∑-△调制器的峰值信号噪声失真比达到102dB,功耗约为5mW。     

用于音频过采样D/A转换器的∑-△调制器设计研究

文章针对采样频率为44.1kHz的16位数字音频信号，采用CookBook方法，研究设计了用于过采样率为64倍的音频数模转换器的五阶3比特输出sigma-deha（∑-△）调制器。该调制器通带内信噪比（SNR）的matlab仿真实验结果达到了120dB以上，能够很好的抑制通带内噪声。该调制器设计结构采用前反馈和负反馈分支的∑△型．大大降低了电路的复杂性，使硬件实现十分方便，具有重要的应用价值。     

∑-△模数转换器基本原理及应用(2)

实际上,模拟滤波器对输入信号具有低通滤波作用,而对噪声分量具有高通滤波作用,因此可将调制器的模拟滤波器的作用看作一种噪声整形滤波器,整形后的量化噪声分布见图7(a)。正如一般的模拟滤波器,滤波器的阶数越高其滤波性能越好。因此高阶∑-△调制器得到广泛应用,图8是二阶∑-△ADC原理框图。图9给出了∑-△调制器的信噪比与阶数和过采样倍率之间的关系,其中SNR为信噪比,K为过采样倍率。例如,当K=64,一个理想的二阶系统的信噪比大约80dB,分辨率大约相当于13位的ADC。     

基于块数字滤波器的高阶两通道时间交织∑△调制器的系统优化设计

时间交织技术是一种提高∑△调制器采样频率的有效方法,但是时间交织∑△调制器对通道之间的失配非常敏感.在传统噪声传递函数(NTF)中增加一个z=-1的零点,可以减小折叠到信号带宽内的噪声.在已提出的基于块数字滤波器的二阶两通道时间交织∑△调制器结构的基础上,提出了一种高阶两通道时间交织∑△调制器的系统优化设计方法,该方法对系统的稳定性、噪声传递函数零极点的优化进行了考虑.采用该方法,设计了一种带宽为4MHz应用于数字视频广播系统中的高阶两通道时间交织调制器的系统结构.仿真结果表明,该调制器具有较大的稳定输入范围以及对通道失配不敏感的特点.     

用于VoIP芯片的∑-△调制器系统设计

详细分析了∑-△调制器的结构、阶数、量化器位数、过采样率与信噪比的关系;讨论了闪烁噪声和开关热噪声、时钟抖动和运放的有限直流增益等非理想因素对∑-△调制器的影响.通过Matlab行为仿真,确定了调制器的参数.在此基础上,完成了一款三阶2-1级联∑-△调制器的系统结构设计.在Simulink环境下的仿真验证表明,在考虑非理想因素的条件下,调制器的信噪比仍能达到约96 dB,可满足VoIP芯片中A/D转换器的16位精度要求.     

一种用于驻极体麦克风的CT-SC ∑-△调制器

传统的模拟麦克风由于自身抗干扰能力差,很难满足新一代音频系统对输入端的要求,文章提出了一种用于数字麦克风的CT-SC∑-△调制器技术,将CT积分器和SC积分器结合在一个∑-△调制器中,可以与驻极体麦克风进行无缝连接,能够将麦克风产生模拟信号直接转换成后续数字设计平台所需的数字信号.测试结果表明,CT-SC∑-△调制器动态范围达到88 dB,等效输入参考噪声为5 μV,正常工作功耗为540 μw,休眠模式下消耗电流不超过10μA;与传统模拟麦克风相比,CT-SC∑-△调制器构成的数字麦克风可以提供更好的信噪比、更高的集成度、更低的功耗和更强的抗干扰能力.     

调制与解调技术、调制解调器

Y2001-62724-21 0115074多速率-多比特∑△调制器=Multirate-multibit Sigma-Delta modulators[会,英]/Colodro,F.& Torralba,A.//2000 IEEE International Symposium on Circuitsand Systems,V01.2.一21～24(HC)本文提出实现∑△调制器的多速率特性,称为多速率多比特(MM)∑△调制器的特性与工作于一次积分器时钟速率的常用多比特∑△调制器一样,但是通过增加二次积分器的时钟速率代替正向路径的 ADC,文中给出理论和模拟结果。参10     

∑-△调制器在SIMULINK下的噪声模型

为了满足在行为级对∑-△调制器进行完整仿真的需要，提出了在SIMULINK环境下∑-△调制器的噪声模型，包括采样时钟抖动、开关热噪声(kT／C噪声)、运算放大器的有限增益、有限带宽、压摆及饱和电压等非理想因素。在给出具体噪声模型的基础上，构造出二阶∑-△调制器模型。通过仿真，验证了噪声模型的正确性。     

用于过采样Σ-△ A/D转换器的Σ-△调制器

分析并讨论了过采样∑-△A/D转换器中一阶、二阶及高阶级联结构的∑-△调制器的性能特点,并编写C语言程序进行行为级仿真,用PSpice进行电路级仿真,利用MATLAB工具对其结果进行分析.结果表明,∑-△调制器具有噪声整形特性,可以提高基带内的信噪比,且三阶级联结构中1-1-1结构性能最优.∑-△调制器与过采样技术相结合可构成高精度、低成本的A/D转换器.     

基于高阶单比特Σ△调制器的频率综合器

本文介绍了高阶单比特Σ△调制器在小数分频频率综合器中的应用。普通小数分频频率综合器容易产生很大的杂散频率,采用Σ△调制器可以有效消除杂散频率降低相位噪声。由于多比特MASH结构的非线性,这里采用单比特高阶Σ△调制器(CIFB),最后提出实现电路。     

∑-△A/D转换器中电压放大型运放的高线性度设计

高阶、高精度是当前∑-△调制器的设计趋势，随着系统结构越来越复杂，带内量化噪声的噪声背景逐渐降低，已不再成为制约调制器精度的主要瓶颈。整个系统的线性失真度对调制器最终精度的影响越来越大，甚至成为决定因素。为提高∑-△调制器的线性度，对运算放大器这一主要非线性源进行了深入的分析，并提出若干优化方案。最后，通过一个三阶单环∑-△调制器结构进行了仿真验证。采用电压放大、AB类输出的运算放大器结构，大大减小了系统功耗。     

∑-△调制器在非理想环境中的仿真

摘要：介绍了一整套Simulink模型，利用其可以对任何∑-△调制器的性能进行详尽的仿真。给出的模型中考虑了大量∑-△调制器的非理想因素，例如采样时钟抖动、kT／C噪声和运算放大器参数(噪声、有限增益、有限带宽、转换速率和饱和电压)等。针对每个模型给出了详尽描述和所有实现细节。文中所有仿真的对象为一典型的二阶SC ∑-△调制器结构。最后的仿真结果论证了仿真模型的正确性。     

调制器、解调器

Y98-61460-138 9915228用0.4μm 高电子迁移率晶体管技术设计高抽样率持续∑△调制器模拟元件的研究=Design of the analogcomponents for high sampling rate continuous ∑△ modu-lation in 0.4μm HEMT technology[会,英]/Olmos.A.& Miyashita.T.//1998 IEEE 2nd International CaracasConference on Devices.Circuits and Systems.—138～141(YG)本文提出了一种利用0.4μm InGaP/InGaAs 高电子迁移率晶体管技术设计的高抽样比∑△调制器的关键元件.该二级持续时间∑△调制器电路具有与其它电路完全不同的结构,包括一对高线性度 V-I 转换器,高速运算放大器.高速1比特数模转换单元,和一种新     

24比特/192kHZ音频D/A变换器PCM1737

TI的Burr-Brown开发的24比特/192kHz音频数/模变换器PCM1737是一种单片CMOS集成电路,它采用独特的增强型多比特△∑结构,该结构应用4阶噪声整型和8级幅度量化处理实现了极佳的动态特性并提高了时钟抖动容限。PCM1737接受采用16～24比     

应用于ADSL的多位∑-△数／模转换器的设计

提出了一种应用于ADSL数据传输的多位电流模∑-△数／模转换器(DAC)。采用多位∑-△调制器，可以在低过采样率和低调制器阶数下设计出高性能的调制器。通过采用动态元素匹配(DEM)技术，降低了由于电流模DAC(Steering DAC)电路中电流源单元的不匹配带来的噪声，进一步改善了输出信号的信噪比。