基于SystemVerilog的网络处理器验证平台设计

描述了一种基于SystemVerilog的网络处理器验证平台设计.该验证平台基于VMM架构,采用SystemVerilog语言编写所需的验证组件和功能覆盖率代码,并在设计代码中插入断言(SVA),将两者结合起来,能够快速、准确的定位出网络处理器在执行过程中发生的错误,有效对其进行功能验证.     

基于SystemVerilog的同步FIFO的验证平台搭建

针对于传统验证平台利用Verilog搭建的验证平台效率低,准确度低的局限性,提出了一种基于SystemVerilog系统级语言的验证平台建模方法,可以有效地降低复杂度和设计风险。由于FIFO在大多数工程中利用率极高,也极易出现问题,通过对FIFO模块进行验证平台建模,可以有效地降低设计与验证的时序竞争风险,实现验证平台的复用和验证过程中的自动监测,并且在搭建验证平台的过程中阐述了基本的验证流程,以及结合System Verilog语言介绍了一些基本建模规则和技巧。     

基于SystemVerilog的机载应答机验证技术的研究

机载应答机对飞机安全有重大的影响,应当在功能仿真阶段模拟真实信号的脉冲宽度(含阈值)以对其中的可编程逻辑器件进行严格验证。首先研究引用标准正态分布随机生成脉冲宽度和间隔,并按照实际应用改进了正态分布算法。然后在对电子器件及IP核评估的基础上,通过SystemVerilog验证语言搭建验证平台,并使用改进后的算法生成验证激励。最后在某型应答机验证过程进行了应用,达到了高效、准确验证的目的。     

Linux平台下基于GTK+的聊天室设计

Linux作为一种自由和开放源码的类Unix操作系统,越来越受到广大编程者的青睐,而GNU图像处理程序(GIMP,GNU Image Manipulation Program)工具包(GTK+,GIMP Tool Kit)作为一套跨多种平台的图形工具包,在被GNU网络对象模型环境(GNOME,The GNU Network Object Model Enviroment)选中作为Linux下图形开发界面的主流开发工具之一后,由于其优越的性质也是广为流传。通过对GTK+编程技术的研究,运用套接字接口,再结合多线程技术,构建了一个简单的聊天室。验证表明,该聊天室可以实现服务器端和客户端的聊天功能。     

基于SystemVerilog的I^2C总线模块验证

针对I2C总线模块,介绍了一种基于Systemverilog验证环境的验证IP设计。这种基于面向对象设计的验证架构可以很容易地被重用。文中分析了基于Systemverilog验证环境的结构,并在介绍I2C总线协议的基础上,重点论述了验证环境中事务产生器及驱动器的设计     

自适应时钟技术在芯片设计与验证中的应用

随着嵌入式处理器和DSP性能的迅速提升,传统的JTAG接口设计已经无法满足高速仿真器与高速目标芯片之间的时序要求。在此,提出一种双向同步自适应时钟技术,它不仅能够在仿真器与目标芯片间实现稳定可靠的信号传输,还可以根据目标芯片的时钟频率变化,动态地调整JTAG信号的传输速度,使整个调试系统始终工作在最佳状态。此外,利用该技术还成功地解决了软/硬件协同验证中真实系统与硬件模拟器之间信号传输的难题。     

基于FPGA的SOC原型验证时钟方案研究

在基于FPGA的SOC原型验证过程中,由于SOC芯片的时钟网络比较庞大并且复杂,不能直接用在FPGA芯片上,所以需要对原型验证时钟方案进行研究。本文针对SOC芯片原型验证的时钟方案,从时钟网络简化、多片FPGA时钟同步、门控时钟转换和时钟降频四个方面来分析,给出一套完整的时钟解决方案及设计方法。     

基于IPv6的网络聊天系统的设计与实现

采用面向对象的方法，设计了一个基于IPv6的网络聊天系统，并讨论了程序架构的实现。     

金刚石合成控制系统中多串口通信技术的设计与实现

通过多串口通信技术在金刚石合成控制系统中的应用，讨论了32位Windows操作系统下，VC多串口通信技术的设计与实现方法，并运用面向对象方法和多线程技术设计了一个比较完善的串口通信类。阐述了用VC开发上位机与PLC之间的串口通信程序设计方法和实现技术。     

存储卡接口的RVM验证平台

外接存储卡是手机越来越普及的一项功能,因此,在手机芯片中集成一个或多个存储卡接口娈得十分必要.本文将首先介绍RVM验证方法学的特点、层次化结构;然后介绍如何利用RVM验证方法学搭建存储卡接口的验证平台,对芯片的存储卡接口进行模块级和系统级的验证.     

基于VMM统一验证平台的处理器芯片功能验证

本文结合处理器芯片实际项目,重点介绍了功能验证环节的工作。文章基于VMM验证平台,利用System Verilog语言自动生成测试激励,采用断言和功能覆盖率相结合的验证方法,实时监测RTL模型运行时的各种信号,自动进行覆盖率统计,通过增加约束实现覆盖率的快速收敛。文章最终给出了基于VMM验证平台进行功能验证的结果,绘制了功能覆盖率上升曲线。     

基于System Verilog语言的设计验证技术

随着集成电路设计规模的不断增大,设计验证工作越来越困难。介绍IEEE新标准SystemVerilog语言中用于验证的随机约束、功能覆盖率、断言技术和利用面向对象思想构建验证平台的一般方法。这些方法能极大提高芯片设计的效率,降低芯片设计的风险,减轻测试工程师的负担。     

基于UVM的PCI Express总线控制器验证平台

针对高速外设部件互连(Peripheral Component Interconnect Express,PCIe)总线控制器数据格式复杂、链路状态繁多的特点,提出了基于System Verilog语言的通用验证方法学(Universal Verification Methodology,UVM)验证平台。相较于传统定向验证方法,该验证平台中的验证用例使用受约束的随机方式对PCIe模块进行充分验证,能自动进行结果比对,并在回归测试中自动收集覆盖率数据。结果表明,该验证平台可以快速定位设计缺陷,在兼顾较好的可重用性和可配置性的同时,实现覆盖率验证目标,大大提高验证效率。     

基于Verilog计算精度可调的整数除法器的设计

传统整数除法算法采用多次相减的方法来实现运算,相减的过程耗费了大量时钟脉冲,而且对运算结果的最后一位没有进行处理.针对传统的整数除法器,提出一种基于Verilog计算精度可调的整数除法器的设计方法,运用移位、循环减法和四舍五入的方法对数据进行处理,提高了处理速度和精确度.用Cadence公司的NC-Verilog仿真器对所设计的除法器进行仿真验证,结果显示该除法器达到了预期功能.     

基于Verilog HDL的UART IP的设计

通用异步接收发送器具有可编程性和高度兼容性,在嵌入式系统设计中得到了广泛的应用.介绍了一种利用Verilog HDL语言设计UART核心功能的方法,具体描述了发送、接收、同步FIFO以及波特率发生器模块的设计,最后给出了该核心模块的整体功能仿真和综合结果.结果表明该UART功能正确、稳定、可靠,可以很好地应用于异步通讯中.     

基于Verilog语言的可预置加减计数器的设计

计数器是大规模集成电路中运用最广泛的结构之一。在模拟及数字集成电路设计当中,灵活地选择与使用计数器可以实现很多复杂的功能,可以大量减少电路设计的复杂度和工作量。讨论了一种可预置加减计数器的设计,运用Verilog HDL语言设计出了一种同步的可预置加减计数器,该计数器可以根据控制信号分别实现加法计数和减法计数,从给定的预置位开始计数,并给出详细的VerilogHDL源代码。最后,设计出了激励代码对其进行仿真验证,实验结果证明该设计符合功能要求,可以实现预定的功能。     

基于Verilog HDL设计的交通灯控制系统

Verilog HDL作为一种规范的硬件描述语言，被广泛应用于电路的设计中。他的设计描述可被不同的工具所支持，可用不同器件来实现。利用Verilog HDL语言自顶向下的设计方法设计交通灯控制系统，使其实现道路交通的正常运转，突出了其作为硬件描述语言的良好的可读性、可移植性和易理解等优点，并通过Xilinx ISE6．02和ModelSim 5．6完成综合、仿真。此程序通过下栽到FPGA芯片后，可应用于实际的交通灯控制系统中。     

基于Verilog的一种高效验证平台的研究及应用

文章讨论了基于Verilog验证平台的功能、组成、关键设计技术及优化几个方面的问题．并在此基础上用Verilog HDL建立了高效的白检查验证平台，实现了被测模型的输出与期望输出的自动比较。     

基于UVM验证方法学的AES模块级验证

分析了基于System Verilog语言的UVM(Universal Verification Methodology)高级验证方法学,并使用该方法学对AES(Advanced Encryption Standard)模块进行了功能验证.验证结果表明,此验证平台能够实时监测覆盖率,控制验证进程,优化验证事务.该方法提高了验证的效率验和证平台的可重用性,较好地满足了芯片验证需要.     

基于Verilog HDL的LED显示屏扫描控制模块的实现

基于AT89S52单片机和EPM7128SLC84可编程逻辑器件实现LED显示屏的硬件设计。EPM7128SLC84的应用，简化了系统的结构，提高了显示扫描速度。采用Verilog HDL对EPM7128SLC84进行编程，实现LED显示屏扫描控制模块的软件设计。