Nios Ⅱ处理器在彩色超声诊断系统中的应用

给出了基于Nios Ⅱ的彩色多普勒超声诊断硬件系统的多处理器设计方案,分析研究了Nios Ⅱ系统的启动过程,提出了适合本设计的系统启动方法,最后设计了一套用于控制超声前端系统的系统控制总线,建立了Nios Ⅱ系统仿真平台,并对系统启动方案和总线控制器进行了功能验证。通过仿真证明了所设计系统的有效性。     

基于嵌入式处理器NiosII的片上可编程系统设计

NiosII嵌入式处理器是用户可配置的通用PdSC嵌入式处理器，是一个非常灵活和强大的处理器。本文结合实例。给出了基于NiosII嵌入式处理器的SOPC软、硬件设计方法。     

基于NiosII嵌入式处理器的数字电源控制系统的设计

为实现加速器磁铁电源的全数字化控制,以FPGA为控制部件,采用Altcra提供的片上可编程系统SOPC的解决方案,基于NiosII嵌入式处理器设计了数字电源控制系统;该系统利用Altera提供的标准外围设备库的知识产权IP核,结合用户自定义逻辑构成SOPC系统,在NiosII软件设计中,采用小型实时嵌入式操作系统uC/OS-II进行多任务调度;通过Modbus协议的串口实现,提供数字化电源的本地调试接口,并以实验室虚拟仪器工作平台LabView.设计了本地调试的人机交互界面,实现对数字化电源的监控、诊断及数字电源内部参数的设置等功能.     

FastPRO平台在SOPC设计中的应用

随着微电子工艺的发展,集成电路设计已经进入了SoC时代,而嵌入式系统的芯片设计技术也在经历着一次又一次的技术更新。一方面,虽然ASIC的成本很低,但设计周期长,投入费用高,风险大;另一方面,随着现场可编程门阵列集成度和速度的不断提高,再加上可编程逻辑器件的设计灵活性,片上可编程系统(SOPC)技术应运而生。本文借助FastPRO片上可编程系统平台快速完成了基于ARM7TDMI的车载微控制器的硬件系统的构建,并在此基础上完成了此微控制器的FPGA原型验证和μC/OS-II的移植,使较早的进行软件开发成为可能。     

基于NiosII软核的视频解码系统优化设计

研究了基于嵌入式Nios Ⅱ软核的MPEG-4视频解码系统的设计优化,以期提高便携式多媒体播放器视频解码的综合性能。提出了在可编程片上系统(System on a programmable chip,SOPC)中软硬件协同设计方案,通过研究二维离散余弦逆变换、运动补偿、颜色空间转换的硬件IP核优化设计与实现,构建基于Nios II软核软硬件协同设计的视频解码系统。以Altera型号EP2C35F672C8的FPGA为核心的SOPC系统测试结果表明,该系统在运行频率仅为100MHz下,测试码流的码率为1 593.90kb/s时,帧率可以达到35.20f/s,实现了MPEG-4的实时解码,从而使该SOPC软硬件协同设计实现了播放器的低功耗等高性能。     

MicroBlaze嵌入式处理器的硬件加速模块设计

MicroBlaze软核是嵌入在Xilinx FPGA之中的RISC处理器.介绍了在基于MicroBlaze的系统中引入用户自定义的IP core作为硬件加速模块的两种方式.其一是通过基于CoreConnect架构的片上外设总线(OPB),其二是通过Xilinx的快速简单连接(FSL).通过在MicroBlaze嵌入式处理器上引入硬件加速模块的设计,执行一系列常见算法并作出比较和分析.     

基于NiosII的数字视频系统设计

介绍基于NiosⅡ的数字视频系统的实现方案。本设计利用Altera公司最新的SoPC（可编程片上系统）解决方案——以NiosⅡ嵌入式软核处理器为核心,实现数字视频系统。文中介绍系统硬件结构和功能,硬件系统程序编写和软件实现程序编写。与传统的FPGA设计方案相比,该方案可提高系统性能,降低软件开发成本和硬件实现风险,具有灵活性、高效性和低成本的特点。     

基于NiosII的嵌入式USB主机设计与研究

提出了一种基于SoPC的嵌入式USB主机的设计方案,将NiosII软核处理器嵌入到FPGA,控制USB主控制器SL811HS实现USB的点对点的数据传输,体现了其设计的先进性,并通过一个实例,详细地说明了USB主机在信息安全领域的简单应用,测试结果表明该方案的实用性和有效性。     

SoC FPGA在声波测井数据采集系统中的应用

传统的数据采集系统采用现场可编程门阵列+数字信号处理器(FPGA+DSP)架构,复杂化了硬件设计,增加了系统功耗.以SoC FPGA为核心搭建的声波测井数据采集系统,充分发挥了微处理器控制能力强和现场可编程门阵列灵活的特点,利用总线互联通信等SoC技术,简化了硬件设计,降低了电路功耗,提高了系统的可靠性.     

基于 NiosII 的音频信号分析仪设计

文中研究了一种基于傅立叶变换和 Nios 软核控制器的硬件音频信号分析方法,并构成一种音频信号分析仪.该仪器通过 Avalon-ST 总线有效的把 FFT IP 核与 Nios 软核处理器有机的结合起来,在 FPGA 芯片上配置 NiosII 软核处理器和相关的接口模块来实现嵌入式系统的主要硬件结构,该结构使得软件和硬件集成到一片可编程逻辑器件平台上,使设计同时获得软件的灵活性以及硬件的高性能优势.设计中,在 Altera EP2C35系列 FPGA 芯片中嵌入 NiosII 软核处理器,使之集成在一片 FPGA 上,开发效率高、灵活性强,能较好地满足的市场需求     

基于Nios Ⅱ的SPI接口实现

Nios Ⅱ是Altera公司的第二代FPGA嵌入式处理器,和其挂接的外围接口相当于一个完整的SOPC系统,AD9517-1ABCPZ是一款时钟芯片,需通过SPI接口配置,让其先于系统的其他部分工作,为系统其它芯片提供时钟。针对SPI接口的实现,目前有很多方法,基于Nios II实现,具有简单灵活、开发周期短、成本低和系统维护方便等优点,可应用于许多中、低速系统设计。实现主要包括硬件设计和软件设计,硬件设计包括基于Nios II的SOPC系统的搭建,SPI-MASTER接口FPGA程序设计;软件设计包括SPI读写函数设计,AD9517-1ABCPZ寄存器配置函数设计。     

Nios软核处理器在DTV调制器中的实现

Nios软核是Altera公司推出的可参数化配置处理器。文章介绍了Nios软核的特点及系统组成,给出了基于Cyclone器件的DTV调制器结构框图及Nios所需的子函数,描述了系统控制流程及Nios的实际应用。     

基于SOPC/NiosⅡ的心音信号特征提取与记录系统

心音信号是衡量人体心脏状态的一个重要生物信息,对于心音信号的特征提取有着积极的医学意义;设计了一种基于SOPC/NiosⅡ的心音信号特征提取与记录系统,系统硬件由预处理模块、AD转换模块、显示与传输模块等构成;在FPGA芯片上构建SOPC系统,使用NiosⅡ软核对心音信号数据进行计算分析,提取特征信息;实验结果表明:系统能够很好地采集病人的心音,能够将心音信号进行经验模态分解,并能得到其频谱图和短时平均能量图;同时将数据进行无线传输,使得医护人员可以远程监控病人的心脏状态。     

基于NiosII的光纤捷联惯导系统数据采集模块设计

针对光纤捷联惯导系统中采用传统技术的导航计算机需重复设计且效率低的现状,提出了一种基于Nios Ⅱ的光纤捷联惯导数据采集及预处理实现方案;运用verilog HDL语言完成了对光纤捷联惯导系统中挠性加速度计和光纤陀螺仪的数据采集功能IP核设计,采用SOPC(可编程片上系统)技术定制了Nios Ⅱ软核处理器,并实现16阶FIR低通滤波器的设计;通过对捷联惯导系统的静态采集实验,验证了数据采集功能IP核的准确性和FIR低通滤波器滤除部分噪声的有效性.     

基于NiosⅡ的数字音频录放系统的设计

介绍了一种基于SOPC技术的嵌入式数字音频录放系统的设计方案.该系统通过在FPGA芯片上配置NiosⅡ软核CPU和相关的接口模块来实现嵌入式系统的主要硬件结构,并结合系统的软件设计来控制音频编/解码芯片和SDRAM,实现了音频信号的A/D、D/A转换、存储、回放等功能.由于采用了SOPC和DMA控制技术,该系统具有设计灵活、扩展性好和数据处理速度快等优点.     

基于Nios II的数字音频录放系统的设计

介绍了一种基于SOPC技术的嵌入式数字音频录放系统的设计方案。该系统通过在FPGA芯片上配置NiosII软核CPU和相关的接口模块来实现嵌入式系统的主要硬件结构,并结合系统的软件设计来控制音频编/解码芯片和SDRAM,实现了音频信号的A/D、D/A转换、存储、回放等功能。由于采用了SOPC和DMA控制技术,该系统具有设计灵活、扩展性好和数据处理速度快等优点。     

NiosⅡ的LED显示屏控制器设计

基于μC／OS-Ⅱ实时操作系统实现多任务管理运行模式,采用NiosⅡ32位处理器作为LED显示屏控制系统的核心,控制单屏幕多窗口任意显示。整个控制系统在一片FPGA上实现,使用SOPC Builder软件定制集成IP核,通过外扩存储设备实现数据的海量存储,解决了FPGA内部资源相对不足的问题。同时,合理组织数据存储方式,降低了数据处理和控制系统的复杂度。     

基于SOPC的飞行器控制系统的硬件设计

为了使无人机飞行控制系统具有强大的数据处理能力,较低的功耗,较强的灵活性和较小的体积,提出了一种基于可编程片上系统(SOPC)技术的无人机飞行控制系统硬件解决方案;利用硬件描述语言在FPGA芯片内部编写了CAN总线控制器,配合Altera自带的IP核以及外围硬件电路,设计了一种基于SOPC的飞控系统;和传统的无人机控制系统相比其具有更高度集成性,并且在具有很强的数据处理能力的同时拥有较小的体积和较低的功耗;多次飞行证明,各模块设计合理,整个系统运行稳定,可以用作下一代无人机高性能应用平台.     

基于Nios II的井下静态随机存取存储器管理

针对测井仪器中高速数据缓存的问题,提出了一种基于Nios II的静态随机存储器（Static Random-Access Memory,SRAM）控制器的IP核的设计方法,详细介绍了IP核的设计和实现过程并基于一定的硬件平台对SRAM控制器IP核的稳定性进行了测试。测试结果表明,所设计的SRAM控制器IP核能够在高温环境下实现对SRAM的有效管理而且通过修改配置参数就可应用在不同位宽和容量的SRAM上且运行稳定。该设计不仅实现测井仪器中高速数据缓存的管理,也提供了一套SRAM选型测试系统。另外设计介绍的可编程片上系统（System-on-a-Programmable-Chip,SOPC）开发流程对其它SOPC系统开发也具有一定的参考价值。