新型高可靠硅集成电路SOI

SOI是英文Silicon-On-Insulator的简称,意为绝缘衬底上的硅。它通常有两种基本结构,如图1所示。第一种结构的绝缘衬底为蓝宝石,如图1（a）所示。第二种结构的绝缘膜包括SiO2、Si3N4、Al2O3以及其他介质,由于Si/SiO2界面性能稳定,缺陷密度较低,因此SiO2绝缘膜逐渐成为此类结构主流,如图1（b）所示。这两类结构均属于SOI这个范畴,为了区别起见,目前常把第一类结构称之为SOS（Silicon-On-Sapphire）,而把第二类结构称之为SOI。 SOS是制造抗辐射集成电路的首选材料,但SOS材料易碎,晶片面积受蓝宝石晶体的限制,比硅片面积小,芯片成品率很低,而且与硅集成工艺不完全相容,因而成本很     

SOI—21世纪的硅集成电路技术

本文扼要介绍SOI材料的制备技术、SOI的优越性以及SOI的应用。     

体硅、SOI和SiCMOS器件高温特性的研究

首先介绍了体硅 MOS器件在 2 5～ 30 0℃范围高温特性的实测结果和分析 ,进而给出了薄膜 SOI MOS器件在上述温度范围的高温特性模拟结果和分析 ,最后介绍了国际有关报道的Si C MOS器件在 2 2～ 4 50℃范围的高温特性。在上述研究的基础上 ,提出了体硅、SOI和 Si C MOS器件各自所适用的温度范围和应用前景     

采用氧化多孔硅埋层的SOI工艺

在n/n~+/n结构的高浓度掺杂层上形成了多孔硅。多孔硅完全氧化以后,在隔离的单晶硅岛上制作CMOS器件。经测量,迁移率与体硅差不多,而且,硅的漏电很小。     

SOI全介质隔离与高频互补双极兼容工艺

ＳＯＩ材料的全介质隔离技术与高频互补双极工艺的结合是研制抗辐照能力强、频带宽、速度高的集成运算放大器的理想途径，从实验的角度提出了一种ＳＯＩ材料全介质隔离与高频互补双极工艺兼容的工艺途径。     

一种新的SOI射频集成电路结构与工艺

立足于与常规CMOS兼容的SOI工艺，提出了电子束／I线混合光刻制造SOI射频集成电路的集成结构和工艺方案。该方案只使用9块掩模版即完成了LDMOS、NMOS、电感、电容和电阻等元件的集成。经过对LDMOS、NMOS的工艺、器件的数值模拟和体硅衬底电感的初步实验，获得了良好的有源和无源器件特性，证明这一简洁的集成工艺方案是可行的。     

基于SOI工艺集成电路ESD保护网络分析与设计

由于SOI(Silicon-On-Insulator)工艺采用氧化物进行全介质隔离,而氧化物是热的不良导体,因此SOI ESD器件的散热问题使得SOI电路的ESD保护与设计遇到了新的挑战。阐述了一款基于部分耗尽SOI(PD SOI)工艺的数字信号处理电路(DSP)的ESD设计理念和方法,并且通过ESD测试、TLP分析等方法对其ESD保护网络进行分析,找出ESD网络设计的薄弱环节。通过对ESD器件与保护网络的设计优化,并经流片及实验验证,较大幅度地提高了电路的ESD保护性能。     

在互补对称MOS集成电路中工艺和性能的相互关系

引言在一单片上集成象图1所示的有 P 型和 N 型沟道的 MOS 晶体管的工艺业已形成。它提供良好的电性能和稳定性。互补 MOS 电路的速度在很大程度上取决于电路复杂度、工艺技术和硅片的布局。本文将讨论目前的工艺和技术对性能的限制并且叙述新的实验工艺,此工艺虽然复杂,但改进了互补 MOS 电路的速度和功耗。     

SOI高温电路—突破硅集成电路的高温应用限制

常规的体硅基础电路通常只能工作在２００℃以下，ＳＯＩ（Ｓｉｌｉｃｏｎ－Ｏｎ－Ｉｎ－ｓｕｌａｔｏｒ）电路的突出特点之一是可以工作在高温环境。简述了市场对高温电路的需求，并分析了ＳＯＩ电路在高温下的电学特性，讨论了为将ＳＯＩ高温电路商业化，应当解决的一些技术问题。     

适合集成电路生产的SIMOX SOI

由于SIMOX SOI(氧离子注入隔离绝缘体上硅膜材料)能很好地满足当今的集成电路要求,并能同传统的集成电路制造兼容,它越来越广泛地用于集成电路(IC)的生产。本文介绍SIMOX的这些特性及其当前的应用。     

体硅CMOS集成电路抗辐射加固设计技术

首先介绍了空间辐射环境,并对各种辐射效应及其损伤机理进行分析。然后对体硅CMOS集成电路的电路结构、抗辐射加固技术和版图设计抗辐射加固技术进行探索。测试结果表明,采用版图加固抗辐射技术可以使体硅CMOS集成电路的抗辐射性能得到明显提升。     

SOI和体硅MOSFET大信号非准静态效应比较研究

研究了全耗尽SOI、部分耗尽SOI和体硅NMOS器件中源、漏、栅和衬底电流的非准静态现象。研究表明,在相同的结构参数下,体硅器件的非准静态效应最强,PDSOI次之,FDSOI最弱。指出了沟道源、漏端反型时间和反型程度的不同是造成非准静态效应的内在原因。最后提出临界升压时间的概念,以此对非准静态效应进行定量表征,深入研究器件结构参数对非准静态效应的影响规律。结果显示,通过缩短沟道长度、降低沟道掺杂浓度、减小硅膜厚度和栅氧厚度、提高埋氧层厚度等手段,可以弱化SOI射频MOS器件中的非准静态效应。     

体Si和SOI工艺SRAM芯片电磁敏感度的温度效应

考虑到芯片实际应用环境的复杂性,针对体硅(silicon,Si)和绝缘体上硅(silicon on insulator,SOI)两种工艺的静态随机存储器(static random-access memory,SRAM),测试研究温度效应分别对这两种不同工艺存储器芯片敏感度的影响.依据两种工艺下金属氧化物半导体(met...     

SOI专用集成电路的静态电流监测和失效分析

静态电流测试是一种高灵敏度、低成本的集成电路失效分析技术,在集成电路故障检测、可靠性测试及筛选中的应用日益普遍。针对某绝缘体上硅专用集成电路在老炼和热冲击实验后出现的静态电流测试失效现象,结合样品伏安特性、光发射显微镜和扫描电子显微镜等电学和物理失效分析手段,确定了栅氧化层中物理缺陷的存在、位置及类型;结合栅氧化层经时介质击穿原理分析,揭示了样品的主要失效机理,并分析了经时介质击穿失效的根源,为改进工艺、提高电路可靠性提供了依据。     

SOI集成电路的ESD保护技术研究进展

近年来，随着SOI技术的快速发展，SOI集成电路的ESD保护已成为一个主要的可靠性设计问题。介绍了SOI ESD保护器件方面的最新进展，阐述了在SOI ESD保护器件设计和优化中出现的新问题，并进行了详细的讨论。     

硅超大规模集成电路技术和发展

本文介绍了国际上硅超大规模集成电路技术和产品的发展状况,阐述了硅超大规模集成电路关键技术和产品特点及其发展趋势,对我国集成电路同行将起借鉴作用。     

硅与非硅集成电路的未来

CMOS的未来已经在产业界和学术界引起了极大的关注.CMOS有望在未来15年内继续生存下去.大多数人会认为这是由于制造工艺实现了等比例缩小的缘故.但是问题的范围要远远超出等比例缩小.研究结果表明,在室温下,CMOS等比例缩小超越ITRS(国际半导体技术发展路线图)后所遇到的理论上的最终极限,将是1.5nm的特征尺寸、0.017eV的开关能量以及0.04ps的开关速度.     

体硅集成电路版图抗辐射加固设计技术研究

辐射效应是电路在太空等领域应用时遇到的首要问题,常常会引起电路出错或失效。为了满足抗辐射电路设计的需求,必须提高电路抗辐射效应的能力。文章分析了辐射效应对器件产生的影响。针对电路在辐射环境中应用时存在的问题,文章从版图抗辐射设计加固的角度出发,介绍了抗总剂量的环形栅、倒比例器件,以及抗单粒子昆倾效应抗辐射版图的设计方法。在电路设计时,通过上述几种版图设计方法的应用,可以提高电路的抗辐射性能,进而提高电路的可靠性。     

硅的摄像集成电路

现在,人们广泛使用信息化时代这个字眼,但对其具体含意,恐怕尚未确切了解。不过可以预想到,图像信息的转换、传输、记录、处理、显示等技术及其装置作为今后信息领域的核心技术,将得到很好的发展。其中摄像装置由于占据主要的转换部分,所以在信息化时代的所有系统中是不可缺少的一环。通过摄像装置要把光学图像转换为电信号,就必须具备以下四种功能: