采用FPGA&DSP实现电子式互感器合并单元

一次电子式互感器与变电站实现数字化连接主要通过合并单元来实现.为此,介绍了电子式互感器数字输出接口的重要组成部分-合并单元的定义及其组成,分析了合并单元的功能特点进而提出了一种以FPGA和DSP构架的合并单元实现方案;使用FPGA实现了合并单元的同步功能,并利用FPGA由用户定制专用硬件电路的高速、并行处理能力以及DSP的数字运算、控制能力,将两者互相补充,实现了12路数据接收、处理、以太网通讯的功能.利用此方案实现的合并单元满足了电子式互感器数字接口高可靠性、强实时性、多任务的要求.合并单元的校验方法和实验结果验证了此方案的可行性.     

一种基于FPGA&DSP的电子式互感器数字接口实现方案

为了实现电子式互感器与保护、测控设备装置之间的数字接口,介绍了电子式互感器数字接口的重要组成部分,即合并单元的功能,根据其特点提出了一种基于FPGA和DSP平台的电子式互感器数字接口实现方案.利用FPGA与DSP相互配合完成合并单元同步,多路数据接收和处理,以及以太网通讯功能,满足了电子式互感器数字接口高速、可靠的要求,有望应用于实际系统中.     

一种基于FPGA＆DSP的电子式互感器数字接口实现方案

为了实现电子式互感器与保护、测控设备装置之间的数字接口，介绍了电子式互感器数字接口的重要组成部分．即合并单元的功能，根据其特点提出了一种基于FPGA和DSP平台的电子式互感器数字接口实现方案。利用FPGA与DSP相互配合完成合并单元同步，多路数据接收和处理．以及以太网通讯功能，满足了电子式互感器数字接口高速、可靠的要求．有望应用于实际系统中．     

电子式互感器合并单元的研究

合并单元是电子式互感器与二次保护控制设备接口的重要组成部分.文中简要介绍了电子式互感器合并单元(MU)的基本定义及相关国际标准,同时对合并单元的主要功能和实现方法进行了研究,提出了一种基于现场可编程门阵列(FPGA)和数字信号处理(DSP)技术的合并单元实现方案.方案将合并单元分成3个功能模块,并对每个模块所需实现的功能进行了详细的阐述和具体的分析.试验结果证明该方案能够很好地解决合并单元同时处理任务多、通信信息流量大、通信速度高等一系列问题,具有较高的可靠性和较强的实时性.     

一种基于FPGA技术的电子式互感器接口实现新方法

电子式互感器的应用对提高电力系统尤其是继电保护的可靠性具有重要的创新意义，与保护、测量装置的接口是需要重点研究及解决的问题。文中介绍了连接电子式互感器与保护、测量设备的合并单元及其功能模型，分析了合并单元与电子式互感器接口通信具有多任务并行处理等特点，提出一种基于现场可编程门阵列(FPGA)技术实现此接口的新方法。利用FPGA可完成合并单元对多路电子式互感器数字化输出进行接收和循环冗余校验的并行处理功能，通过调用FPGA的先进先出(FIF0)库能实现发送报文前对各路数据的正确排序。这种方法对于推动电子式互感器在厂站自动化中的应用，具有工程实用价值。     

电子式互感器合并单元(MU)的研究与设计

合并单元是电子式互感器与二次保护控制设备接口的重要组成部分。简要介绍了电子式互感器合并单元的基本定义及相关国际标准,同时对合并单元的主要功能和实现方法进行了研究,提出了一种基于现场可编程门阵列(FPGA)和数字信号处理(DSP)技术的合并单元实现方案。方案将合并单元分成3个功能模块,并对每个模块所需实现的功能进行了详细阐述和具体分析。试验结果证明该方案能够很好地解决合并单元同时处理任务多、通信信息流量大及通信速度快等一系列问题,具有较高的可靠性和较强的实时性。     

电子式互感器合并单元同步时钟模块的设计

利用全球定位系统（Global Positioning System,GPS）时钟信号和晶振时钟信号精度互补的特点,提出了一种利用GPS时钟同步晶振时钟的新方法。采用除法电路和余数分摊的策略进行误差校正,使采样脉冲均匀准确,进一步减小各合并单元提供的采样脉冲之间的同步误差,同时在GPS时钟丢失时能减小积累误差,保持更长时间的同步。软件仿真和硬件实验均证明此方法的有效性。     

一种基于FPGA技术的电子式互感器接口实现新方法

电子式互感器的应用对提高电力系统尤其是继电保护的可靠性具有重要的创新意义，与保护、测量装置的接口是需要重点研究及解决的问题。文中介绍了连接电子式互感器与保护、测量设备的合并单元及其功能模型，分析了合并单元与电子式互感器接口通信具有多任务并行处理等特点，提出一种基于现场可编程门阵列（FPGA）技术实现此接口的新方法。利用FPGA可完成合并单元对多路电子式互感器数字化输出进行接收和循环冗余校验的并行处理功能，通过调用FPGA的先进先出（FIFO）库能实现发送报文前对各路数据的正确排序。这种方法对于推动电子式互感器在厂站自动化中的应用，具有工程实用价值。     

一种基于FPGA&DSP合并单元的实现方案

合并单元是数字输出式电子式电流、电压互感器与二次保护、控制设备接口的必要环节。本文简要介绍了合并单元的基本功能,并给出了一种基于现场可编程门阵列(FPGA)和数字信号处理(DSP)技术的合并单元实现方案。该方案将合并单元分成4个功能模块,对每个模块功能及实现方法进行了详细阐述和具体分析。试验结果表明合并单元工作良好,该方案有较高的可靠性和较强的实用性。     

基于FPGA的合并单元数据接收及处理模块的实现

合并单元作为电子式互感器与变电站间隔层设备接口的重要组成部分,主要用于同步接收多路电子式互感器输出的数字信号以及将处理后的数据按标准规定的格式发送给间隔层设备。提出了一种基于FPGA（现场可编程逻辑门阵列）构架的合并单元数据接收及处理模块的实现方案。以FPGA为处理器,能可靠地实现对多路电子式互感器输出信号的同步接收、循环冗余校验（CRC）、排序、滤波、数字积分等功能。     

一种基于FPGA&DSP合并单元的实现方案

合并单元是数字输出式电子式电流、电压互感器与二次保护、控制设备接口的必要环节.本文简要介绍了合并单元的基本功能,并给出了一种基于现场可编程门阵列(FPGA)和数字信号处理(DSP)技术的合并单元实现方案.该方案将合并单元分成4个功能模块,对每个模块功能及实现方法进行了详细阐述和具体分析.试验结果表明合并单元工作良好,该方案有较高的可靠性和较强的实用性.     

适用于行波传变的电子式互感器信号采集与合并单元的设计与实现

提出了一种实现宽频带数据传输的电子式电流互感器方案.该设计方案包含了普通信号功能模块和行波信号处理模块,可同时满足数字化变电站间隔层设备的普通信号处理要求和行波测距等设备的暂态行波信号处理要求;在采集端采用分路采集的方式,后续的数据处理利用现场可编程门阵列(FPGA)器件.试验结果表明,运用了所提方案的电子式电流互感器,可正确还原原始信号、采集/处理/传送行波信号,满足行波传输的要求.     

合并单元在电子式互感器误差调节中的作用

电子式互感器是智能变电站过程层重要的一次设备,负责采集电力系统的一次电压和电流信息,并将其传送到过程层网络,以供计量、保护和测控设备使用。合并单元作为电子式互感器与过程层的数字接口,在电子式互感器的误差调节中起着重要的作用。通过修改合并单元内部的比例系数来调节电子式互感器的误差是对电子式互感器进行现场误差调试、保证其测量精度的重要手段。     

与电子式互感器接口的合并单元通信模型设计

合并单元作为电子式电流/电压互感器与变电站间隔层设备接口的重要组成部分, 是变电站乃至整个电网测控保护数据的来源。文章在研究IEC61850 信息模型内涵的基础上, 从分析合并单元的功能入手,研究了合并单元的信息模型, 阐述了发布/订户传输模型的构建方法。     

电子式互感器合并单元的快速数据处理

结合数字化变电站对计量、保护等功能的特定技术要求,分析了电子式互感器应用中的关键问题,在此基础上阐述了数字化变电站中合并单元的数据处理功能的实现方法。文章讨论了采用Rogowski线圈的电子式电流互感器积分运算的可行方法,针对积分初值及零点漂移问题,提出预估法并采用一阶惯性环节来取代积分环节进行逐步逼近,给出了电流有效值和相位的简便计算方法。仿真分析表明,该算法与传统加数据窗口的离散傅里叶计算方法相比,可有效减少短路故障条件下电流信号的处理时间,且是可行的。此计算方法同样适用于电压信号的处理过程。     

基于电子式电压互感器同期装置的研究

介绍了一种基于电子式电压互感器的新型微机自动同期装置,阐述了同期装置的软件算法和电子式电压互感器的简单原理,并从硬件和软件两个方面来给出了新型同期装置的设计方案,实验结果表明能够实现发电机平滑并网。由于其基于电子式电压互感器,并在软硬件方面采用新技术,因此该装置与以往的同期装置相比:抗干扰能力更强、精度高,硬件结构简单,在高电压等级时,也不失准确性。     

电子式互感器高压侧的数据采集系统

为保障数据采集系统高压侧和低压侧的电气隔离,减小电磁干扰对测量结果的影响,介绍了电子式互感器输出信号的特点,对数据采集系统的主要功能进行了研究,在此基础上提出了一种实现数据采集系统的新方案。该方案将数据采集系统分为信号的采样及调整和逻辑控制2个部分:利用电能计量芯片ADE7759实现信号的采样、积分及滤波;利用现场可编程门阵列(FPGA)器件实现对ADE7759的转换控制,并对读取的数据信息组帧编码后串行输出。同时还对设计过程要注意的问题进行了研究,提出了相应的解决方法。     

基于FPGA嵌入式处理器设计和实现合并单元的一种方法

电子式电流/电压互感器已成为变电站自动化系统中十分重要的组成部分。笔者提出了一种利用FPGA上的嵌入式处理器实现合并单元的方法,它利用了MicroBlaze处理器内核,并且使用知识产权内核(IP)来实现各功能模块,完成了合并单元同步、多路数据接收和处理以及以太网通讯等功能,满足了电子式互感器数字接口高速、实时、可靠的要求。实验结果表明,该设计基本满足IEC 60044和IEC 61850对合并单元的要求。     

基于误差分步测量的电子式互感器及合并单元校验系统的研究与实现

电子式互感器及合并单元在数字化变电站中担负着比传统变电站中传统互感器更多且更重要的角色,然而目前缺乏能对其进行通用、全面、有效的检测手段和方法.本研究提出一种全新的基于分步测量的校验方法并成功实现校验系统,能对电子式互感器及合并单元进行分步.独立校验,测量结论可为装置的独立校准或更换提供准确的数据依据.这将有助于促进电子式互感器及合并单元校验手段向标准化、通用化发展;有助于推动完整的数字计量量值传递体系的建立.     

基于IEC 61850新型合并单元的研制与实现

合并单元是数字化变电站中电子式互感器与变电站二次设备之间的接口部分。合并单元的作用十分重要,它简化了二次设备,提高了系统的准确性和可靠性,在实现数字化变电站内的数据共享和系统集成方面具有重要的理论意义和应用价值。介绍了一种基于现场可编程门阵列FPGA和MPC8313E为处理器的合并单元的实现方案。该方案将合并单元分3个模块,对各个模块的功能及实现方法进行了详细的阐述和具体的分析。试验证明,该合并单元工作良好,有较高的可靠性和较强的实用性。