H.264软件解码器的优化

分析了H．264软件解码器的结构，指出了影响速度的瓶颈，并给出了一种优化方案-从程序结构入手，结合MMX^TM技术，对H264软件解码器进行全面的优化。优化后的解码器在P3／800MHz以上的PC机上能够对于CIF格式的H．264序列进行实时解码。     

H.264编码器典型方案分析及应用研究

对H.264编码器在不同平台的典型实现进行了介绍,对其多种优化方式和软件、硬件设计进行分析.总结了基于模型的编码器开发过程,并结合正在开发的H.264编码系统,研究了参考模型代码转换和复杂度高的模块的算法优化.     

H.264实时编码的指令Cache优化

 为了提高指令装载效率以达到实时编码,本文提出两项H.264编码的指令Cache优化措施:一是调整编码过程以避免宏块编码循环体内的指令码数量大于指令Cache容量,为此提出一种新的编码过程,把通常编码过程的一个帧层宏块编码循环拆分成三个Slice层宏块编码循环,同时运动估计与模式选择的过程与结果不变;二是恰当地压缩代码,即根据新编码过程三个Slice层宏块编码循环体内代码长度和指令Cache 缺失的不同情况,分别侧重于压缩代码与展开代码这两种截然相反的优化措施中的一种.     

H.264视频编码器的VLSI实现

介绍了几种H．264硬件编码器及其特点,设计了支持1080i视频格式的H．264编码器,简介了运动估计、运动补偿等模块的设计要点,进行了VLSI实现。经FPGA验证与分析,整体设计占用逻辑资源较少,功耗约为850mW。     

一种H.264高清编码器的实现

介绍了一种H.264高清编码器的方案,描述了系统实现框图、主要芯片的特性,以及控制选单的主要功能.该产品可广泛应用于数字视频广播和IPTV系统.     

基于DSP平台的H.264编码器的优化与实现

针对H.264编码器的复杂度很高和基于DSP平台的H.264编码器的实时处理实现难度很大的问题,该文首先介绍了H.264标准基本档次的编码结构,对影响编码速度的原因进行了深入的分析。然后针对TMS320DM642芯片的特点,提出一些优化实现方案,最终在DSP平台上实时实现了H.264基本档次编码器。测试结果表明,经过优化,H.264编码器的处理速度有了很大的提高,对于CIF格式的视频序列能够满足视频编码的实时处理要求。     

基于Xscale PXA27x的H.264视频编码优化策略

Xscale PXA27x是Intel公司新近推出的一款高性能数字多媒体处理器,具有Wireless MMX协处理单元,为高效实现H.264视频编码算法提供了有力的保证。文中提出了一种优化策略,较好地实现了PDA或3G手机中的实时视频编码。在HP2490实验平台上,码率为64kbps的QCIF的编码速率为31ms/帧。     

基于H.264解码中CAVLC的优化

文章介绍了视频编解码标准H．264解码器的解码流程，并分析了解码器中的熵编码原理与过程．针对解码过程中所查码表的特点，提出了把码表适当分块来缩小其查表范围的优化方法。从而提高解码器在熵编码过程中的解码速度，以满足实时性的要求。     

基于Xscale PXA27x的H.264视频编码优化策略

Xscale PXA27x是Intel公司新近推出的一款高性能数字多媒体处理器,具有Wireless MMX协处理单元,为高效实现H.264视频编码算法提供了有力的保证。文章提出了一种优化策略,较好地实现了PDA或3G手机中的实时视频编码。在HP2490实验平台上,码率为64kbps的QCIF的编码速率为31ms/帧。     

基于达芬奇技术的H.264视频编码器的实现

介绍了H．264视频编码标准和达芬奇技术内部的编解码引擎（CodecEngine）框架,描述了如何利用CodecEngine来实现H．264编码器的方法。     

基于TMS320DM3730的H．264编码器移植与优化方法研究

提出了一种在TI公司高性能数字信号处理器TMS320DM3730上进行H．264编码器（即x264编码器）移植与优化的方法,详细描述了在CCS4．2开发平台上进行x264编码器移植工作的基本原理和需要注意的问题。为了提高编码速度,针对DM3730处理器的结构特点,对x264编码器进行了优化,主要方法包括编译器优化、内存优化、C语言代码优化及汇编代码优化。对x264编码器进行的CIF格式编码测试结果表明,在均值信噪比略微降低的前提下,编码速度得到了显著提高,因此获得了更优的编码效率。     

H.264视频编码器在DM6437上的优化实现

为了实现基于DSP的H.264视频编码器的实时性能,提出了一系列优化实现方法。首先结合TMS320DM6437硬件特点,描述了X264代码向TMS320DM6437平台的移植过程和优化方法,重点介绍了整数DCT变换和量化的线性汇编编写及汇编级优化。实验结果表明,本编码器实现了cif格式视频的实时编码,Dl格式视频的编码速率也达到了18 fps,基本满足视频监控系统中编码器的需求。     

H.264在DSP上的实现及优化

本文介绍了H.264视频压缩标准和TMS320C6455的结构,并在该平台上实现H.264编码器.结合DSP的特点,从内存分配及CACHE优化、算法及代码优化几个方面进行了优化.文中采用了一种快速的帧间模式选择算法:根据图像纹理不同,预先判别SKIP模式;然后根据图像高频分量获知图像的细节程度,对块模式进行选择.实验结果表明,该方法在保证图像失真度和码率性能的前提下,视频编码器在性能和效率方面都达到了良好的效果.     

H.264中并行化的CAVLC编码器架构设计

针对最新的视频压缩标准H.264/AVC,提出一种并行化的CAVLC编码器架构.该编码器并行化处理CAVLC中的语法元素,可减少编码量化后的变换系数的时钟周期.通过在Altera的Quartus II FPGA开发软件下的试验表明,该编码器能够实时编码1920×1080 30fps格式的视频.     

H.264解码器的设计与优化

介绍了一种H.264(JVT)解码器的软件设计及其优化方法。以H.264测试模型jm50c为参考重新设计H.264解码器，为解码器的设计及优化提供了一种方法。试验结果表明，本方法与jm50c相比，解码速度提高了10-25倍。     

基于H.264编码的多屏共享系统研究

H.264/AVC是一种由ITU-T视频编码专家组合ISO/IEC JTC1动态图像专家组联合提出的高度压缩视频编码器标准。然而H.264/AVC编码器较高的运算复杂度提高了多屏共享系统的延迟时间。H.264/AVC由多种开源的实现,其中X264因简单高效而得到广泛的应用。在此对多频共享系统的关键技术进行实现,分析X264编码器提供的运动估计算法并且提出一种优化的算法。实验表明,新的算法提高了编码的速度、减少了系统延迟时间,同时视频质量几乎没有产生损失。     

基于PowerPC的H.264编码器中断处理程序解析

通过详细分析PowerPC中断的实现方法,基于PowerPC的H.264编码器,设计实现了中断处理过程,并对相关程序以及中断实现原理做详细分析,有效的解决了需要大量处理中断程序的实现方法.     

基于H．264解码器的软件优化

为提高应用于移动终端的视频解码器的解码速度,根据DSP—BF533的特点,给出一个新型的优化方案,把解码执行程序分成数据解码和准备、高级解码、DMA3个软件模块．按照一定的规则并行执行以上3个模块,显著提高图像解码速度。