I2C总线接口协议设计及FPGA的实现

简单介绍了I2C总线规范和提出一种基于FAGA的I2C总线接口协议的设计方法，并给出了仿真结果。     

I~2C总线通讯接口的FPGA实现

介绍了I2C总线通讯接口的基本原理,及如何用ALTERA公司的FPGA芯片设计I2C总线通讯接口,在QuartusII环境下进行设计,并给出了部分Verilog HDL源程序。     

基于FPGA的I2C总线控制器设计

文章简要介绍了I2C总线的规范,给出了用FPGA实现I2C总线控制器各个功能模块的详细设计方法,从代码移植方面分析了数据缓存的编码方法,并对该I2C总线控制器进行了仿真验证。     

I2C总线接口协议设计与FPGA实现

本文简单介绍了I2C总线的基本原理及数据传输协议规范,提出了一种I2C总线接口协议的FPGA设计方法,结合卫星导航终端设备,给出了试验结果,实际应用效果表明,本设计方法合理有效,满足卫星导航终端设备热启动需求。     

一种I2C总线控制器的接口设计

为了实现片上系统芯片与外围设备之间的通信,介绍一种从外围总线（APB）到I2C总线的接口设计。对整个系统按照功能进行了模块划分,阐述了APB总线接口的设计和寄存器配置、I2C总线控制器中的状态划分和状态机设计以及时钟产生模块的实现。设计中采用了异步先进先出来同步APB总线和I2C总线之间的数据交换。对整个设计进行了功能仿真,实现了系统在100 kbps和400 kbps两种工作模式下的数据传输。设计完全满足通信的速率要求。     

基于FPGA的I2C SLAVE模式总线的设计

以标准的I2C总线协议为基础,基于FPGA实现一个SLAVE模式的模块通过有限状态机。本文主要介绍了SLAVE模式的特点。给出了设计的原理框图和modelsim下的行为仿真时序图。     

I2C总线控制器的VHDL设计及实现

本文用VHDL设计了一个简洁而实用的I^2C总线控制器，介绍了详细的设计思路和在FPGA中的实现，并给出了在嵌入式系统设计中的使用方法。     

基于FPGA的I2C总线设计

以I2C总线协议为根据,提出一种采用FPGA,通过有限状态机来模拟实现I2C总线接口的方法.主要内容包括简述I2C总线的原理;介绍用FPGA中有限状态机开发I2C总线模块时的设计思想和实现过程.通过对SAA7113的初始化验证了该方案的正确性.     

用于光收发模块的I^2C总线极限测试控制器

为了评估光收发模块I2C通信的鲁棒性,设计了I2C总线极限测试控制器。根据I2C通信协议,设计超出极限一定范围的参数,在CPLD(复杂可编程逻辑器件)上通过Verilog HDL设计该控制器,主要实现频率测试和线路特性测试两大类功能,通过软件仿真和硬件实现验证了设计的正确性。该控制器也可以实现对其他种类I2C从器件的测试,只需更改设备地址、偏移地址等相关参数即可。     

基于F P G A的I 2C总线接口实现方法

简述了I2C总线协议,重点介绍了基于现场可编程门阵列(FPGA)的I2C总线接口的系统结构及实现方法.     

I2C总线介绍

随着数字技术的发展,以及大规模集成电路设计与生产技术的迅速提高,越来越多的消费类电子产品采用了I2C总线控制系统,因此有必要对I2C总线进一步了解.     

I2C总线在Linux系统中的驱动设计

介绍I2C总线的基本概念和工作原理,叙述I2C总线扩展器件ZLG 7290的功能特点.在以S3C2410为微控制器,ZLG7290为VC总线扩展器件的基础上,介绍通过I2C总线读取键盘的硬件、软件设计,该系统设计体现了I2C总线在嵌入式系统设计应用中的重要作用.     

温度传感器I^2C接口设计

本文介绍了一个溫度传感器I^2C智能接口的设计。该设计按照I^2C总线规范,开发了Verilog HDL代码,用NC-Verilog进行仿真验证,通过Synopsys DC生成门级电路网表,再把网表转换为具体电路布线结构的实现。该设计作为通讯模块放在温度传感器中制作,经过测试验证,能很好地实现读写的功能,传输速率可达到400kb/s,同时也满足了I^2C总线标准和快速模式的要求。该接口的应用使温度传感器的精度达到0.5℃。     

热插拔和缓冲I2C总线

随着服务器系统的增长,包含控制电路用来监视服务器输入/输出卡的数量和复杂程度也同比增长。零停机时间系统要求用户将1/O卡插入带电的背板。虽然许多IC供应商已经开发出能够安全对电源和地线进行热插拔（HotSwapTM）的芯片,但是迄今为止,仍没有一个能在I2C和SMBus系统中实现系统数据（SDA）和系统时钟（SCL）线“热插拔”的单片解决方案。由于每个1/O卡的SDA和SCL电容直接加到这些系统的背板中,因此系统的扩展使得上升和下降时间指标难     

The design of VMEbus bridge controller with SHARC bus

Targeting at the high expense and inflexibility to realize VMEbus bridge controller by professional Integrated Circuit （IC）, this paper presents a scheme of adopting CPLD/FPGA （Complicated Programmable Logic Device/Field Programmable Gate Array） to design bridge controller between VMEbus and local bus. SHARC DSP （Digital Signal Processor） bus is an example. It has functions of nearly entire master/slave interface of VMEbus, and can act as DMA （Direct Memory Access） controller and perform block transfer in DMA or master processor initiative way without length limit. External circuit of the design is very simple. In comparison with special ICs, it has high performance to price ratio and can be easily applied to local buses of other processors with quite a little modification.