面向FPGA的EDA工具突破复杂性屏障

FPGA器件不仅提供可与许多ASIC器件媲美的运行速度和门电路容量，而且促进了EDA工具在该市场中的发展。     

莱迪思半导体公司推出首批新的FPGA产品

传统上,基于SRAM的FPGA器件需要FPGA供应商提供昂贵的、具有专利的非易失自引导PROM,而这些元件要占到FPGA整体方案总成本的35%。由于各类消费品导致对高容量的需求,SPI闪存提供了低成本、非易失的配置选择。为此莱迪思近期发布了其LatticeECP-DSP和LatticeEC FPGA器件系列,大大降低了整体方案的成本。“传统上,在价格敏感的高容量市场中,FPGA没有被广泛地用来实现DSP功能。”莱迪思公司市场副总裁Stan Kopec说道,“低成本的FPGA器件要么不提供专门的DSP功能,要么仅仅支持基本的乘法器。我们确信LatticeECP系列将大…     

基于EP1C3T144C8的FPGA的开发板设计

现场可编程门阵列（FPGA）是一种现场可编程专用集成电路，速度快、功耗低，特别适用于复杂系统的设计，因此，FPGA系列器件己成为最受欢迎的器件之一。近年来，FPGA市场发展十分迅速，如今，FPGA器件已广泛应用于通信、自动控制、信息处理等诸多领域，越来越多的电子设计人员在使用FPGA．Cyclone系列芯片中的EP1C3T144C8是ALTERA公司推出的一款低价格、片上资源丰富、高容量的FPGA，在实际应用中被广泛的采用。主要介绍的是基于EPIC3T144C8开发板设计。     

示波器存储深度突破128M

Xilinx公司、Altera公司及其他厂商供应的最新复杂FPGA均具有1500根以上的引脚,并都内含1000万个以上的门电路.FPGA在实现时序收敛和设计完善方面与ASIC一样具有挑战性.根据Mentor Graphics公司的说法,使用这些FPGA是一个连续的过程,这是因为印刷电路板设计师只能借助完成的FPGA来开始布局.如果被选中的FPGA引出线与印制电路板设计总目标不一致(譬如说器件之间的印制线过长),那就需要修改FPGA设计.     

需要的是一种可重构逻辑PC

ASIC(专用集成电路)设计领域发生了戏剧性的变化。造成这种情况的原因在于:FPGA(现场可编程门阵列)技术在所含门电路数量和它在系统中应用的灵活性两个方面都有了极大提高。当把上市时间考虑在内时,曾一度被认为最适合迅速促进消费的ASIC设计证明是代价非常高的。ASIC太高的风险已     

数字与模拟集成电路发展趋势

随着数字技术的迅猛发展,在半导体工艺、平版印刷、金属化和封装等技术进步的支持下,比以往更快、更复杂的数字电路正在成为现实。运算速度高达3GHz、集成了近1亿个晶体管的64位微处理器即为一例。有些DSP可提供数千兆浮点运算的存吐量。动态随机存取存储器(DRAM)已达到512MB的容量和每个I/O引脚上666Mbps的数据传输速率。快闪存储器的容量达到了1～2GB。某些ASIC所具有的门电路的数量超过了一千万,而FPGA目前则宣称具有三百万个门电路和数GHz的I/O端口。     

基于ATE的FPGA配置文件生成方法

FPGA是在PAL、GAL、EPLD、CPLD等可编程器件的基础上进一步发展的产物。它是作为ASIC领域中的一种半定制电路而出现的,既解决了定制电路的不足,又克服了原有可编程器件门电路有限的缺点。用Ultra Flex测试系统(ATE)测试FPGA的方法进行阐述,分析了不同电压模式的配置文件产生方法的差异。     

选择可编程逻辑器件时不能只着眼于门电路的数量

在选用CPLD或者FPGA时,如果完全以厂家提供的门电路数量为依据,那么随着设计的深入,往下走就可能突然陷入困境。因此,最好先花一些时间了解有关基础器件结构中门电路数量和特性的一些假设,然后选定符合自己需要的器件。     

Xilinx新推低成本Spartan-3E FPGA系列器件

赛灵思公司(Xilinx)日前宣布推出低成本Spartan-3E FPGA系列。Spartan-3E扩充了90nm Spartan-3系列产品，适合用于以门电路为核心的设计，与Spartan-3相比，Spartan-3E成本下降幅度高达47％。     

90nm工艺低价FPGA“Cyclone Ⅱ”Altera开始供应高端型号

【日经BP社报道】美国Altera公司现已开始供应采用90nm工艺半导体技术生产的低价FPGA“Cyclone Ⅱ”系列的高端型号“EP2C70”。目标是取代集成度较低的单元方式ASIC和ASSP。为此，EP2C70将逻辑元件增加到了68416个，大约相当于采用130nm工艺半导体技术生产的现有产品“Cyclone”系列的3倍。换算成以单元为单位的ASIC门电路，68416个逻辑单元大约相当于68万门电路。     

the Good,the Bad and the Ugly

《Sat Magazine》,2012年11月刊对于当红的有效载荷商业搭载(Hosted Payload)业务,由十余家知名航天企业组成的"有效载荷搭载联盟"(HPA)显然颇具发言权。在最新一期Sat Magazine杂志上,HPA的代表撰文细数了有效载荷搭载业务最近面临的"善、恶、丑":"善"——美国总统奥巴马在向国会提交的2013财年预算申请中为与有效载荷     

唯产业是根唯亮点是本--回眸"中国信息安全战略与趋势"高层研讨会4年之履

引言四季轮回,大自然总是不偏不倚地遵循着这一守则,使人类感受着异样的景观和不断的期待。《信息安全与通信保密》杂志社感受自然恩泽的同时,也期盼着能为信息安全产业界带来四季如春的新意与生机。 二零零一年始办的“中国信息安全发展趋势与战略”高层研讨会已经走过了4个年头,承蒙主管领导、专家学者及广大安全企业和行业用户之关照与呵护,4年后的今天依然能够站在产业的前沿,架设各方之间的桥梁,领略产业风景。此心情不敢独有,现就产业发展之线,连贯研讨会4年的历程,与各方人士共飨。     

电磁脉冲参数对二极管击穿特性的影响分析

为研究电磁脉冲作用下p-n-n+型二极管的击穿及损伤情况,文中结合Si基p-n-n+型二极管,采用漂移—扩散理论结合热流方程,建立了二极管的二维电热模型。仿真结果表明,电压信号的上升时间和幅值对二极管是否击穿有直接影响,上升时间越短、初始偏压越高,则二极管越容易击穿。损伤及烧毁阈值随电压幅度的增加而升高,随上升时间的增加而降低。     

Comparing the Impacts of the Capillary and the Molded Underfill Process on the Reliability of the Flip-Chip BGA

In the assembly process for the conventional capillary underfill (CUF) flip-chip ball grid array (FCBGA) packaging the underfill dispensing creates bottleneck. The material property of the underfill, the dispensing pattern and the curing profile all have a significant impact on the flip-chip packaging reliability. Due to the demand for high performance in the CPU, graphics and communication market, the large die size with more integrated functions using the low-K chip must meet the reliability criteria and the high thermal dissipation. In addition, the coplanarity of the flip-chip package has become a major challenge for large die packaging. This work investigates the impact of the CUF and the novel molded underfill (MUF) processes on solder bumps, low-K chip and solder ball stress, packaging coplanarity and reliability. Compared to the conventional CUF FCBGA, the proposed MUF FCBGA packaging provides superior solder bump protection, packaging coplanarity and reliability. This strong solder bump protection and high packaging reliability is due to the low coefficient of thermal expansion and high modulus of the molding compound. According to the simulation results, the maximum stress of the solder bumps, chip and packaging coplanarity of the MUF FCBGA shows a remarkable improvement over the CUF FCBGA, by 58.3%, 8.4%, and 41.8% (66 $mu {rm m}$), respectively. The results of the present study indicates that the MUF packaging is adequate for large die sizes and large packaging sizes, especially for the low-K chip and all kinds of solder bump compositions such as eutectic tin-lead, high lead, and lead free bumps.      

澳洲插头产品的法规要求及标准解析

介绍了澳大利亚插头产品的法规要求及插头的型式、尺寸、参数和测试要点,分析了插头的电流额定值和配线之间的关系,强调了插销绝缘套的要求。对重要的试验项目,如弯曲试验、插销绝缘套的耐磨试验、温升试验、高温压力试验进行了说明。     

3G中移动台主呼接入过程中安全问题分析

本文对当前3G反向链路呼叫及通话过程中的安全问题做了分析,并分别从MS和BS相互之间的AKA、信令完整性保护和数据保密、入侵检测等进行了讨论。另外,在讨论中适当地将安全与移动性管理相结合,并根据实际应用中的安全问题提出了一些新的设想和解决的方法。     

宇航元器件应用验证指标体系构建方法研究

通过分析宇航元器件应用验证指标体系的特点,建立了一套面向宇航元器件应用验证的指标体系构建方法,该方法分别应用专家遴选系统、头脑风暴法和德尔菲法,解决了宇航元器件应用验证指标体系构建中的专家遴选、因素识别和指标体系构建问题。最后,应用该方法建立了宇航元器件应用验证综合评价指标体系基本结构。     

乙未岁风好正扬帆

送走驰骋追梦的马年,迎来了风好正扬帆的羊年.羊祥开泰千家喜,春满神州万物荣.值此辞旧迎新之际,《印制电路信息》杂志社的全体工作人员怀着诚恳的感恩之心,向在印制电路行业各个岗位上为把行业做大更要做强奉献自己的才智、孜孜不倦地工作、默默奉献的印制电路同仁一年来对《印制电路信息》报刊的关注、出谋划策、陪伴和支持表示衷心感谢!