基于SB3500多核处理器的软件无线电系统设计

针对基于软件无线电架构的现代移动通信手持终端设计,研究了基于SB3500国产多核多线程数字信号处理器的软件无线电设计方法,实现了基于SB3500的软件无线电硬件系统。在此基础上开发了一套适合该硬件系统的OFDM通信波形软件,用于验证该硬件系统是否满足手持终端小型化和低功耗的要求。研究表明,使用该国产多核多线程处理器进行软件无线电系统的设计开发具有广泛的应用前景。     

基于CostarⅡ的异构多核DSP设计与实现

基于CostarⅡ DSP内核设计并实现了一种高性能的嵌入式异构多核DSP.该设计集成了四个DSP内核和一个RISC处理器内核;每个内核均拥有自己的私有存储器;所有内核共享具有多体并行存储结构的数据存储器;四个DSP内核使用可配置的共享程序存储器;各内核之间拥有邮箱、信号量及中断等多种同步与通信机制.为了验证该设计,在该系统上测试了JPEG解码算法,并通过了FPGA验证.测试结果表明,该设计具有编程模式简洁,易于提高任务执行的并行度的优点.     

基于NiosⅡ多核处理器的JPEG解码的设计与实现

提出了一种基于NiosⅡ多核处理器的JPEG解码方法,主要介绍了双核NiosⅡ处理器系统的设计方法,以及该系统对JPEG解码的并行处理过程,并且简要分析了JPEG解码中YUV到RGB转换的自定义功能模块对系统性能的影响.实验证明,该设计方法具有结构简单、处理速度快等优点,因而具有很好的推广价值.     

基于多核多线程处理器的网络设备设计与实现

网络中核心设备的数据吞吐量非常大,兼顾高数据量吞吐和业务处理非常重要.提出采用最新的多核多线程处理器,以VCPU为单位部署操作系统,实现两种操作系统共CORE,通过共享内存通信方案,有效解决高数据吞吐率和复杂业务处理的矛盾,细化多核处理器的分配粒度,从而提升网络核心设备的性能.     

基于多核多线程处理器的网络设备设计与实现

网络中核心设备的数据吞吐量非常大,兼顾高数据量吞吐和业务处理非常重要。提出采用最新的多核多线程处理器,以VCPU为单位部署操作系统,实现两种操作系统共CORE,通过共享内存通信方案．有效解决高数据吞吐率和复杂业务处理的矛盾,细化多核处理器的分配粒度,从而提升网络核心设备的性能。     

基于VLIW体系结构的多核处理器设计

本文首先论述了超常指令字VLIW和多核处理器体系结构,重点介绍了华威处理器的设计。该处理器是一款基于VLIW和SIMD体系结构的多核微处理器,本文重点对该处理器的体系结构、指令调度和编译优化技术进行了介绍,并给出了采用推断推测技术的优化结果。     

可配置处理器环境下的异构多核结构的设计与实现

提出了一种针对特定多线程应用程序的异构多核结构设计方案.此方案通过进行指令集扩展,可以方便的构建异构多核结构,而且还兼有同构多核结构的特点.还给出了该结构在Tensilica平台上的实现方案,并且将运行Motion-JPEG程序得到的数据与同构结构下的数据相比较,验证了该设计方案的正确性以及高效性.     

基于DSP/BIOS的多DSP核间通信设计

并行计算是实现高性能计算的一个重要方向,随着信号处理、通信等领域对处理能力需求的不断提升,DSP的并行开发技术也得到了较快发展。多器件并行和片上多核的方法可以有效提高处理性能。多器件并行处理使得核间通信更为复杂。本文分析了DSP内多核间通信机制,提出了一种基于DSP/BIOS的多DSP核间通信机制。     

基于高密度计算的多核处理器电力芯片低功耗设计系统

多核处理器电力芯片是目前多种系统的重要组成部分,设计低功耗电力芯片,能够更好地保证系统正常运行。目前设计的电力芯片低功耗系统运行速度较慢,功耗难以达到用户要求,为此该文应用高密度计算设计了一种多核处理器电力芯片低功耗系统。兼容系统多核处理器与层次化AHB总线,探索处理器电力芯片的整体结构,集中处理存储数据信息,不断调整系统算法参数,通过高密度分析引入矩阵进行数据解析,确保运行过程的安全性。在分析处理器调度性能的基础上,利用高密度处理对数据进行层次化处理,避免数据冗余造成的系统运行故障。实验结果表明,引入所设计系统后电力芯片功耗减少了60%,加速比达到3.992,可以有效提高电力芯片运行性能。     

基于Microblaze软核FSL总线的门光子计数器设计与实现

门光子计数器是量子光学实验中单光子探测常用的数据采集设备,用于收集单光子探测器探测到的单个光子信号.由于不同的场合需要用到不同的计数模式,商用的计数器往往难以满足具体的需求,或者造成采集效率低下.系统采用的是一种基于MicroBlaze系统FSL总线的可扩展计数器设计架构,该架构能够灵活的添加不同的计数功能,并通过统一...     

基于MC9328MX1的图像采集系统设计

在智能仪器仪表和工业测控系统中,图像采集占据着重要地位。为了实现实时、便携的图像采集系统,介绍了一种基于ARM-Linux的图像采集设计方案,采用Motorola公司的MC9328MX1作为处理器,ARM-Linux操作系统管理系统资源、COMS Sensor采集图像数据,并以DMA方式传输,采用基于离散余弦变换法(DCT)的JPEG/MJPEG方式对图像数据进行压缩编码,以达到实时显示图像的要求。整个系统在实验过程中经过调试,取得了较好的结果。     

无线视频传输系统的设计

给出了一种无线视频传输系统的设计方法.发送部分的设计是基于TI开放式多媒体应用平台(OMAP),接收部分由普通PC控制.将采集到的图像数据按MPEG-4或MJPEG标准进行编码,得到的码流通过蓝牙进行传输.对于MPEG-4码流,帧率可以达到30 f/s,传输距离可以达到100 m.对于MJPEG码流,可以得到高质量的图片.当接收部分只接收数据而不进行解码时,80 m内的稳定的传输速率可达到1.1 Mb/s.     

数字视频录像系统设计

介绍一种以高速DSP芯片TMS320VC5402为平台的数字视频录像系统。该系统采用脱离PC机独立工作的设计，应用MJPEG压缩技术和硬盘存储技术比较好的实现了数字视频录像功能。     

基于Microblaze的LCD控制器的设计

针对字符型LCD的控制时序,提出了一种基于Microblaze的LCD控制器的SoPC方案.研究了Microblaze软核的系统结构、LCD控制器IP核的接口方案及其实现过程.经过测试,验证了该方案可以有效地实现LCD显示.     

以Flash为基础的FPGA实现高度安全设计

保密的重要性对电子系统而言,FPGA的保密性极其重要。图 1列出了两个系统设计的示意图,左边为1995年所作的系统设计,在该设计中,以ASIC芯片为核心, FPGA仅起到胶合逻辑的作用;在右边2005年进行的同类型系统设计中,不难发现FPGA已经成为系统设计的核心,它整合了原有ASIC及部分ASSP芯片     

用FPGA实现交织编码器的设计

针对数字通信系统数据传输时接收端经常产生差错的情况,对来自信道的数据通过交织矩阵的变换,改变数据的排列顺序的交织编码方法进行探讨。在Max PlusⅡ软件平台下,运用FPGA器件中的嵌入式双端口存储器资源和宏模块,并用VHDL语言进行程序设计,实现交织编码器。采用交织编码器可以降低误码率,提高通信质量。     

基于MJPEG2000嵌入式网络视频采集压缩系统的设计与实现

本文设计了DSP ARM的独立双核结构的嵌入式视频压缩系统。该系统将采集到的连续视频序列按新一代图像压缩标准MJPEG2000压缩后，数据打包发送到网络。本文介绍了系统实现的原理和方法．重点介绍了如何高效地设计ARM与DSP之间的接口以满足嵌入式系统的实时性要求。试验结果表明，各项指标均达到设计要求。该系统为实现远程监控及视频网络传输等提供了解决方案。     

基于System Generator的异构多核片上系统设计

异构多核处理器可将不同类型的任务分配到不同类型的处理器核上并行处理,面对不同的应用需求,可以提供比较灵活、高效的处理机制。文中提出一种面向SoC的异构多核系统的设计方法,运用该方法可高效方便地实现图像处理算法。首先对图像退化和复原的基本方法进行介绍,给出算法实现的基本模型,并运用数字信号处理开发工具System Generator进行系统级建模仿真。然后通过EDK Processor自动生成图像退化和复原的协处理器Pcore,结合Xilinx的MicroBlaze软核,构建出异构多核片上系统。     

非平衡BPSK调制数字接收机锁相环路设计及其FPGA实现

本文针对卫星通信系统中常用的非平衡调制技术 ,设计了一种简单的锁相环路 ;首先从理论上分析了该锁相环路的性能 ,然后通过软件仿真证明了环路参数选择的正确性 ,最后将算法在 FPGA上得到了实现。采用本算法的非平衡调制接收机最终达到了设计的性能指标 ,也证明了该锁相环路设计的正确性