热载流子应力感应n-MOSFETsGIDL特性退化的机理

对不同栅氧化物ｎ－ＭＯＳＦＥＴｓ的ＧＩＤＬ（Ｇａｔｅ－ＩｎｄｕｃｅｄＤｒａｉｎＬｅａｋａｇｅ）特性在不同热载流子应力下的退化行为进行了研究．发现ＧＩＤＬ的漂移对栅电压十分敏感,在ＶＧ＝０．５ＶＤ的应力条件下呈现最大．通过对漏极附近二维电场及载流子分布的模拟,引入“亚界面陷阱”概念,对所涉及的机理提出了新见解,认为：在应力期间,亚界面和体氧化物空穴陷阱的解陷分别相应于ＶＧ＝０．５ＶＤ和ＶＧ＝ＶＤ两种典型应力下ＧＩＤＬ的漂移．实验还观察到Ｎ２Ｏ氮化,特别是Ｎ２Ｏ退火ＮＨ３氮化的ｎ－ＭＯＳＦＥＴｓ比常规热氧化ｎ     

热载流子应力下超薄栅pMOS器件氧化层陷阱电荷的表征

利用电荷泵技术研究了4nm pMOSFET的热载流子应力下氧化层陷阱电荷的产生行为.首先,对于不同沟道长度下的热载流子退化,通过直接的实验证据,发现空穴陷阱俘获特性与应力时间呈对数关系.然后对不同应力电压、不同沟道长度下氧化层陷阱电荷(包括空穴和电子陷阱俘获)的产生做了进一步的分析.发现对于pMOSFET的热载流子退化,氧化层陷阱电荷产生分两步过程:在较短的应力初期,电子陷阱俘获是主要机制;而随着应力时间增加,空穴陷阱俘获作用逐渐显著,最后主导了氧化层陷阱电荷的产生.     

新型槽栅nMOSFET热载流子效应的模拟研究

应用二维器件仿真程序 PISCES- ,对槽栅结构和平面结构器件的特性进行了模拟比较 ,讨论了槽栅结构 MOSFET的沟道电场特征及其对热载流子效应的影响。槽栅结构对抑制短沟道效应和抗热载流子效应是十分有利的 ,而此种结构对热载流子的敏感 ,使器件的亚阈值特性、输出特性变化较大     

热载流子应力下p-MOSFETs在低栅电压范围的统一退化模型

研究了低栅电压范围的热载流子统一退化模型.发现对于厚氧化层的p-MOSFETs主要退化机制随应力电压变化而变化,随着栅电压降低,退化机制由氧化层俘获向界面态产生转变,而薄氧化层没有这种情况,始终是界面态产生;此外退化因子与应力电压成线性关系.最后得出了不同厚度的p-MOSFETs的统一退化模型,对于厚氧化层,退化由电子流量和栅电流的乘积决定,对于薄氧化层,退化由电子流量决定.     

热载流子应力下p-MOSFETs在低栅电压范围的统一退化模型

研究了低栅电压范围的热载流子统一退化模型.发现对于厚氧化层的p-MOSFETs主要退化机制随应力电压变化而变化,随着栅电压降低,退化机制由氧化层俘获向界面态产生转变,而薄氧化层没有这种情况,始终是界面态产生;此外退化因子与应力电压成线性关系.最后得出了不同厚度的p-MOSFETs的统一退化模型,对于厚氧化层,退化由电子流量和栅电流的乘积决定,对于薄氧化层,退化由电子流量决定.     

超薄栅MOS器件热载流子应力下SILC的产生机制

通过测量界面陷阱的产生,研究了超薄栅nMOS和pMOS器件在热载流子应力下的应力感应漏电流(SILC).在实验结果的基础上,发现对于不同器件类型(n沟和p沟)、不同沟道长度(1、0.5、0.275和0.135μm)、不同栅氧化层厚度(4和2.5nm),热载流子应力后的SILC产生和界面陷阱产生之间均存在线性关系.这些实验证据表明MOS器件减薄后,SILC的产生与界面陷阱关系非常密切.     

动态应力下MOS器件热载流子效应研究

研究了 MOS器件中的热载流子效应 ,在分析了静态应力下 MOSFET寿命模型的基础上 ,提出了动态应力条件下 MOSFET的寿命模型。此外 ,还研究了沟道热载流子的产生和注入与器件偏置条件的关系 ,讨论了热载流子效应对电路性能的影响。通过对这些失效因素的研究和通过一定的再设计手段 ,可以减少热载流子效应导致的器件退化     

一个新的pMOSFET栅电流退化模型

研究了最大栅电流应力(即pMOSFET最坏退化情况)下pMOSFET栅电流的退化特性.实验发现,在最大栅电流应力下,pMOSFET栅电流随应力时间会发生很大下降,而且在应力初期和应力末期栅电流的下降规律均会偏离公认的指数规律.给出了所有这些现象的详细物理解释,并在此基础上提出了一种新的用于pMOSFET寿命评估的栅电流退化模型.     

一个新的pMOSFET栅电流退化模型

研究了最大栅电流应力 (即 p MOSFET最坏退化情况 )下 p MOSFET栅电流的退化特性 .实验发现 ,在最大栅电流应力下 ,p MOSFET栅电流随应力时间会发生很大下降 ,而且在应力初期和应力末期栅电流的下降规律均会偏离公认的指数规律 .给出了所有这些现象的详细物理解释 ,并在此基础上提出了一种新的用于 p MOSFET寿命评估的栅电流退化模型     

阶梯栅氧结构的NLDMOS热载流子效应研究

本文对一种新型的阶梯栅氧结构的NLDMOS（Step Gate Oxide NLDMOS , SG-NLDMOS）的热载流子效应进行了研究。采用直流电压应力实验、TCAD仿真、电荷泵测试等方法,对退化现象进行了分析,并提出了退化机制。然后研究了漂移区注入剂量对器件热载流子效应的影响,结果表明低的漂移区注入剂量可以更有效地减小器件导通电阻的退化。     

Design and implementation of a novel synchronous-rectifier forward converter with improved performance

This article proposes two new methods for improving the performance of a synchronous-rectifier forward converter. A synchronous-rectifier converter produces a reverse current in the inductor due to the bidirectional characteristic of MOSFETs while the converter is turned off. This reverse current causes voltage spikes which may damage the power devices. This article proposes two methods to reduce the voltage spikes: method 1 and method 2. Method 1 uses the enable signal detection method. An enable signal is generated from the remote control of the system when the main power is turned off. Then, the proposed circuit of method 1 turns off the free-wheeling switch before the reverse current is produced. As a result, the voltage spike can be avoided. Method 2 uses a transformer winding to detect the turn-off time of the input power. Then, the circuit turns off the free-wheeling switch to break the resonant loop and end the reverse current. The cost analysis of method 1 and 2 is included. In addition, several experimental results are provided to validate the correctness and feasibility of the theoretical analysis.     

逆导IGBT实现Snapback-Free所需最小P-emitter长度的理论计算

A physically based equation for predicting required p-emitter length of a snapback-free reverse- conducting insulated gate bipolar transistor （RC-IGBT） with field-stop structure is proposed. The n-buffer resis- tances above the p-emitter region with anode geometries of linear strip, circular and annular type are calculated, and based on this, the minimum p-emitter lengths of those three geometries are given and verified by simulation. It is found that good agreement was achieved between the numerical calculation and simulation results. Moreover, the calculation results show that the annular case needs the shortest p-emitter length for RC-IGBT to be snapback-free.     

超深亚微米部分耗尽SOI NMOSFET关态应力下前栅和背栅晶体管损伤研究

The hot-carrier effect charactenstic in a deep submicron partially depleted SOI NMOSFET is investigated. Obvious hot-carrier degradation is observed under off-state stress.The hot-carrier damage is supposed to be induced by the parasitic bipolar effects of a float SOI device.The back channel also suffers degradation from the hot carrier in the drain depletion region as well as the front channel.At low gate voltage,there is a hump in the sub-threshold curve of the back gate transistor,and it does not shift in the same way as the main transistor under stress.While under the same condition,there is a more severe hot-carrier effect with a shorter channel transistor. The reasons for those phenomena are discussed in detail.     

一种用于提取LDD结构n-MOSFET热载流子应力下界面陷阱产生的改进方法

提出了一种新的基于电荷泵技术和直流电流法的改进方法,用于提取LDD n-MOSFET沟道区与漏区的界面陷阱产生.这种方法对于初始样品以及热载流子应力退化后的样品都适用.采用这种方法可以准确地确定界面陷阱在沟道区与漏区的产生,从而有利于更深入地研究LDD结构器件的退化机制.     

4H-SiC TSOB结势垒肖特基二极管静态特性

为增强器件的反向耐压能力,降低器件的漏电功耗,采用Silvaco TCAD对沟槽底部具有SiO₂间隔的结势垒肖特基二极管(TSOB)的器件特性进行了仿真研究。通过优化参数来改善导通压降(V_F)-反向漏电流(I_R)和击穿电压的折衷关系。室温下,沟槽深度为2.2 μm时,器件的击穿电压达到1 610 V。正向导通压降为2.1 V,在V_F=3 V时正向电流密度为199 A/cm²。为进一步改善器件的反向阻断特性,在P型多晶硅掺杂的有源区生成一层SiO₂来优化漂移区电场分布,此时改善的器件结构在维持正向导通压降2.1 V的前提下,击穿电压达到1 821 V,增加了13%。在1 000 V反向偏置电压下,反向漏电流密度比普通结构降低了87%,有效降低了器件的漏电功耗。普通器件结构的开/关电流比为2.6×10³(1 V/-500 V),而改善的结构为1.3×10⁴(1 V/-500 V)。     

铂扩散快恢复二极管特性的研究

描述了用直拉单晶(CZ)硅片采取铂液态源扩散的方法控制少子寿命,以达到减小快恢复二极管的反向恢复时间的目的.通过一系列的实验对铂扩散二极管的特性进行研究,分析了铂扩散二极管的反向恢复时间TRR、正向压降VF以及漏电流IR等参数之间的关系,并分析了反向恢复时间TRR的温度特性.得到TRR与VF之间的理想折衷:TRR为80～500 ns,VF控制在0.9～1.3 V.不但使TRR与VF的折衷有了较大的改善,而且在材料上采用了成本较低的直拉单晶硅片代替成本较高的外延片.分析了铂扩散温度和时间对反向恢复时间TRR和正向压降VF的影响,理论上解释了各主要参数之间相互影响的原因.     

Microthyristor-based sequential circuits and systems

This paper describes the construction of new circuit configurations for some sequential circuits. These circuits are based on the microthyristor as a microelectronic bistable device that can store logic one and logic zero and on NMOS transistors that act either as pass transistors or drivers. The shift register, considered as a main type of sequential circuit, is developed from a D flip-flop that is designed basically from the microthyristor as a bistable device. Moreover, different types of counters based on the microthyristor as a storing element are developed. Microthyristor sequential circuits were found to perform well.     

一种用于分离pMOS器件热载流子应力下氧化层陷阱电荷和界面陷阱电荷对阈值电压退化作用的方法

在电荷泵技术的基础上,提出了一种新的方法用于分离和确定氧化层陷阱电荷和界面陷阱电荷对pMOS器件热载流子应力下的阈值电压退化的作用,并且这种方法得到了实验的验证.结果表明对于pMOS器件退化存在三种机制:电子陷阱俘获、空穴陷阱俘获和界面陷阱产生.需要注意的是界面陷阱产生仍然是pMOS器件热载流子退化的主要机制,不过氧化层陷阱电荷的作用也不可忽视.     

一种用于分离pMOS器件热载流子应力下氧化层陷阱电荷和界面陷阱电荷对阈值电压退化作用的方法

在电荷泵技术的基础上,提出了一种新的方法用于分离和确定氧化层陷阱电荷和界面陷阱电荷对p MOS器件热载流子应力下的阈值电压退化的作用,并且这种方法得到了实验的验证.结果表明对于p MOS器件退化存在三种机制:电子陷阱俘获、空穴陷阱俘获和界面陷阱产生.需要注意的是界面陷阱产生仍然是p MOS器件热载流子退化的主要机制,不过氧化层陷阱电荷的作用也不可忽视.     

GAT双极晶体管的高频高压兼容特性

建立了 GAT器件集电结耗尽层电位分布和电场分布的二维解析模型 ,定量研究了 GAT的栅屏蔽效应和 GAT的基区穿通电压 VPI,并且解释了该器件实现高频率与高电压兼容的实验结果 .该模型可供优化设计双极型高频、高压、低饱和压降功率器件参考