IC参数成品率全局优化的映射距离最小化算法

提出了一种新的集成电路参数成品率的全局优化算法--映射距离最小化算法.该算法采用了均匀设计与映射距离最小的耦合优化,每次迭代模拟次数很少,优化过程明显加速.另外,给出了一种粗略估计空间点集均匀性的方法--k近邻密度估计,在有效时间内判断一个空间点集的均匀性.模拟结果表明,该算法对集成电路进行快速成品率优化设计及提高电路设计的稳定性具有较好的应用价值.     

IC参数成品率全局优化的映射距离最小化算法

提出了一种新的集成电路参数成品率的全局优化算法--映射距离最小化算法.该算法采用了均匀设计与映射距离最小的耦合优化,每次迭代模拟次数很少,优化过程明显加速.另外,给出了一种粗略估计空间点集均匀性的方法--k近邻密度估计,在有效时间内判断一个空间点集的均匀性.模拟结果表明,该算法对集成电路进行快速成品率优化设计及提高电路设计的稳定性具有较好的应用价值.     

一种基于非参数统计的微波集成电路成品率优化算法

给出了一种新的微波集成电路成品率优化算法——基于非参数统计的成品率快速优化算法。利用该方法，仅需要较少的仿真次数或直接利用非参数统计成品率分析算法的结果，便可直接得出一组或几组参数的成品率优化值，有效地缩短了优化时间。算例表明，该方法对微波集成电路进行快速成品率优化设计及提高电路设计的稳定性具有较好的应用价值。     

基于RSM和均匀试验的IC成品率设计方法

本文给出了一种基于均匀试验设计的响应表面模型，同时得到该模型在VLSI集成电路参数成品率中的优化方法。本方法首先对电路的关键参数进行扫描，确定满足电路基本性能时的参数变化范围。在此范围内，可对电路参数进行以数论方法为基础的均匀试验设计和建立响应表面。对拟合得到的响应表面模型进行CV拟合检验，求出最佳的电路设汁值。本方法适用于集成电路的工艺、器件和电路级的模拟。     

基于Copula理论的芯片多元参数成品率估算方法

当前芯片参数成品率研究主要局限于单一性能指标成品率估算或对多个单性能指标成品率进行均衡优化.针对此类方法易造成参数成品率缺失的问题,本文提出一种基于Copula理论的芯片多元参数成品率估算方法.该方法首先针对漏电功耗及芯片时延性能指标,构建具有随机相关性的漏电功耗及芯片时延模型;然后利用鞍点线抽样方法对漏电功耗及芯片时延的边缘分布概率进行求解;最后根据Copula理论得到准确的芯片多元参数成品率估算结果.仿真结果表明,相较于蒙特卡罗仿真,本文方法具有较高的仿真效率,仿真时间减少了12%以上,而且在不同国际电路与系统研讨会（International Symposium on Circuits and Systems,ISCAS）基准电路下,该方法与蒙特卡罗仿真结果的相对误差均保持在9%以内,能够在任意性能指标约束下,对芯片多元参数成品率进行有效估算,可为芯片设计人员提供同时考虑多个性能指标的参数成品率信息.     

基于粒子群算法的钻进参数多目标优化

为了使钻进过程达到最优,提出了基于机械钻速、钻头寿命和钻头比能的钻进参数多目标优化模型。参考典型的多目标优化进化算法NSGA-Ⅱ,提出了一种多目标粒子群算法(MOPSO)。采用一个钻进参数优化实例对优化模型和算法进行检验,得到分布均匀的Pareto最优解,一些最优解与传统的钻进参数单目标优化的解近似;讨论了算法中的种群规模、迭代次数和外部档案规模三个参数,得到一组兼顾解质量和计算时间的参数值,其计算时间的统计结果证明模型和算法满足钻进参数动态优化的要求。     

基于改进蜂群优化的图像分割算法

针对图像分割算法各个性能不均衡的问题,提出一种基于蜂群优化与多颜色空间特征提取的图像分割算法.首先,对CIE颜色空间的L分量使用Gabor滤波器提取图像的纹理特征,并且在图像的HSV颜色空间计算图像的局部一致性,共提取图像的7个特征,组成特征向量;然后,本文对蜂群搜索算法进行优化,设计了一个有效的局部搜索算法,使得蜂群可高效地收敛至较优的帕累托最优解;最终,使用改进的蜂群算法对种子区域生长法进行改进与优化,指定种子的最优位置,决定每个种子点一致性准则的最优阈值,并将多准则作为多目标优化的问题,使用蜂群优化搜索帕累托最优解,最终获得分割结果.对比实验结果表明,该分割算法的时间效率、一致性误差以及类内散布度等性能较为均衡,具有较好的实用价值.     

功率VDMOSFET核心工艺参数的优化研究

依据垂直双扩散场效应晶体管(VDMOSFET)的结构设计及参数要求,使用新一代Sentaurus系列TCAD工具对分立器件VDMOSFET进行分析。通过此工具可以对VDMOSFET的工艺结构级和半导体器件物理特性级进行可制造性设计及验证。本工作重点分析了能够影响功率VDMOSFET导通电阻、阈值电压等各种因素及其之间的关系,对沟道区、p+区和n+源区掺杂浓度,以及注入后的退火温度和时间等工艺参数进行优化设置。结果表明,通过使用Sentaurus系列TCAD工具对VDMOSFET器件进行模拟与分析所得出的参数能够达到IR公司的IRF140的设计水平。     

拟态物理学多目标算法求解认知参数优化问题

针对认知无线网络中的引擎参数调整问题,提出了一种基于拟态物理学多目标优化的求解算法.根据认知参数编码的二进制特点,设计了基于海明距离的个体排序方法,并改进了微粒的更新方程,最后求出问题的Pareto最优解集.多载波环境下的仿真实验表明,算法可以根据无线信道环境的动态变化和认知用户需求的不同需求,自适应调整各个子载波的调制方式和发射功率,满足参数优化需求.     

成品率的预测准确度有多高

成品率预测是可制造性设计（DFM）的基础之，但它还远不止于此。IBM系统和技术群300mm半导体运营副总裁DanArmbrust说：“我们精确预测成品率的能力就是我们的经济模式。”Armbrust是SEMICON West 2007成品率论坛讨论DFM现状的三位参与者之一。与他共同参加讨论的是Synopsys公司DFM解决方案副总裁Anantha Sethuraman和Photronics公司的CTO Chris Progler。     

基于权值向量的偏好多目标优化方法

偏好多目标优化方法是多目标优化领域的一个重要分支,其主要目的是仅搜索Pareto前沿面上部分区域内决策者感兴趣的解.基于MOEA/D算法根据预先设定的均匀分布的权值向量搜索Pareto最优前沿面的思想,本文提出了一种基于权值向量的偏好多目标优化方法,该方法通过引入具有偏好信息的权值向量,使算法仅搜索偏好点附近的解.仿真实验结果表明,与现有偏好多目标优化算法相比,本文方法具有支持多偏好点、偏好区域大小可控、偏好点位置无特别要求及偏好解具有更好收敛性的优势.     

An Integrated CAD Methodology for Yield Enhancement of VLSI CMOS Circuits Including Statistical Device Variations

In this paper a novel CAD methodology for yield enhancement of VLSI CMOS circuits including random device variations is presented. The methodology is based on a preliminary characterization of the technological process by means of specific test chips for accurate mismatch modeling. To this purpose, a very accurate position-dependent parameter mismatch model has been formulated and extracted. Finally a CAD tool implementing this model has been developed. The tool is fully integrated in an environment of existing commercial tools and it has been experimented in the STMicroelectronics Flash Memory CAD Group.As an example of application, a bandgap reference circuit has been considered and the results obtained from simulations have been compared with experimental data. Furthermore, the methodology has been applied to the read path of a complex Flash Memory produced by STMicroelectronics, consisting of about 16,000 MOSFETs. Measurements of electrical performances have confirmed the validity of the methodology, and the accuracy of both the mismatch model and the simulation flow.     

超深亚微米可制造标准单元库设计

当集成电路的特征尺寸下降到100nm以下,可制造性设计就变得尤为重要。本文提出了一种65nm可制造性标准单元库的设计方法。通过精简基本单元的数量,降低光学矫正的时间和空间复杂度;利用DFM设计规则和光学模拟仿真对每个单元的版图进行优化以提高整个单元库的可制造性。应用该方法实现的标准单元库在时序,功耗,面积方面与传统标准单元库相比具有很好的性能,并且通过Foundry的TD部门65nm工艺线的可制造性测试,有利于65nm工艺生产良率的提升。     

An Efficient and Robust Computational Framework for Studying Lifetime and Information Capacity in Sensor Networks

In this paper we investigate the expected lifetime and information capacity, defined as the maximum amount of data (bits) transferred before the first sensor node death due to energy depletion, of a data-gathering wireless sensor network. We develop a fluid-flow based computational framework that extends the existing approach, which requires precise knowledge of the layout/deployment of the network, i.e., exact sensor positions. Our method, on the other hand, views a specific network deployment as a particular instance (sample path) from an underlying distribution of sensor node layouts and sensor data rates. To compute the expected information capacity under this distribution-based viewpoint, we model parameters such as the node density, the energy density and the sensed data rate as continuous spatial functions. This continuous-space flow model is then discretized into grids and solved using a linear programming approach. Numerical studies show that this model produces very accurate results, compared to averaging over results from random instances of deployment, with significantly less computation. Moreover, we develop a robust version of the linear program, which generates robust solutions that apply not just to a specific deployment, but also to topologies that are appropriately perturbed versions. This is especially important for a network designer studying the fundamental lifetime limit of a family of network layouts, since the lifetime of specific network deployment instances may differ appreciably. As an example of this model's use, we determine the optimal node distribution for a linear network and study the properties of optimal routing that maximizes the lifetime of the network.     

模块化多电平变换器关键问题研究综述

随着电力电子技术的快速发展,多电平变换器及其相关技术的研究正逐步成为高压大功率运用场合的热点问题.模块化多电平变换器（Modular Multilevel Converter,MMC）因其具有模块化的结构优势,弥补了传统多电平变换器的不足.相对于传统多电平变换器,MMC具有谐波含量少、开关损耗低、故障穿越能力强等特点.本文首先从MMC的拓扑结构和工作原理入手,分析了MMC的技术特点.其次,根据当前国内外的相关理论研究,对MMC主电路建模、参数设计、调制策略以及子模块电容均压策略等关键问题进行了对比分析.最后,本文对MMC的前景进行了展望.