基于FPGA的专用信号处理器设计

用可编程门阵列(FPGA)实现了一个专用信号处理器,它以快速傅里叶变换(FFT)为核心工作单元,对四路零中频雷达回波依次进行去除直流分量、数据加窗、FFT、目标信号选大和相位参考信号检测等处理。各处理单元流水操作,保证了处理速度,提高了资源的利用效率。FFT算法为输入顺序输出位反序的D IT基2算法,采用递归结构实现,硬件共享设计节省了资源;同时,处理过程中采用块浮点算法,兼顾了定点的高速度与浮点的高精度;并对FFT结果进行了误差分析,给出了定点与块浮点两种算法时的均方误差上限。最后对整个设计进行了仿真验证,结果表明用FPGA实现专用信号处理器满足系统要求。     

基于FPGA的高速RS编解码器设计与实现

本文详细介绍了RS(255,191)编解码器的设计,按照自上而下的设计流程给出了算法的FPGA实现。根据编解码器的不同特点,采用不同方法实现GF(28)乘法器。编码器采用并行结构、解码器采用并行无逆的BM算法实现关键模块,求逆器采用查表方法。在资源占用允许的同时最大限度提高编解码速度。     

级联信号处理器的FPGA实现

现代通信系统中,数字化已成为发展的必然趋势,数字信号处理则是数字系统中的重要环节.在数字信号处理方面提出一种级联信号处理器的FPGA实现方案,用以取代昂贵的专用数字处理芯片.首先对级联信号处理器做了理论上的分析,然后进行方案比较,最后选择最佳方案完成FPGA的实现与仿真.系统的功能和时序仿真结果表明,其可正常工作,最高时钟可达50 MHz.     

基于FPGA的扩频警报信号处理器的设计

采用扩频方法进行警报通信的优越性在于用扩展频谱的方法可以提高系统的抗干扰能力。以EPlC12Q240C8N作为核心处理芯器,完成了人防警报信号处理器的硬件电路设计,并进行了详细说明,最后用VHDL语言描述了相关功能。本设计达到了人防警报对抗干扰性能和信号传输低误码率的要求,对以后人防警报系统的升级有着重要意义。     

FPGA在雷达信号处理器中的应用研究

以Ｘｉｌｉｎｘ公司的ＸＣ４０００系列ＦＰＧＡ（现场可编程门阵列）为例,简要说明了ＦＰＧＡ的内部结构和性能特点,阐述了ＦＰＧＡ在雷达信号处理中的一些具体应用,同时,根据实际使用情况,提出了应用ＦＰＧＡ过程中必须注意的关键技术问题。     

基于FPGA的高速光纤传输系统物理层研究

对一种基于FPGA(Field Programmable Gate Array)的高速光纤传输系统物理层进行了研究。该系统使用Altera公司的Arria II GX系列芯片,通过对FPGA高速数据收发器模块及相关控制逻辑的例化和设计,实现了低速并行数据的高速串行化,并使用小型SFP(Small Form Factor Pluggable)光模块对串行数据进行光电转换,通过光纤进行传输通信。实际测试验证了设计的正确性,可实现与更高层协议的灵活对接,有较高的实用价值。     

基于FPGA的汽车转速表校验仪的设计

本设计根据直接频率合成器DDS的工作原理,在FPGA内部实现模拟汽车转速传感器输出信号,然后利用该信号驱动汽车转速表实际值的显示,最后再通过与转速理论计算值比较来完成对汽车转速表校验。该设计核心模块是脉冲产生模块,利用FPGA自身的技术优势,运用科学先进算法来完成此模块。以此来达到比基于单片机的传统转速校验仪更优的性能。     

基于FPGA和DSP的多用激光雷达信号处理器

介绍一种基于FPGA和DSP的多用激光信号处理器,通过对FPGA和DSP进行不同的编程,既可以用于激光成像系统,也可以用于激光测距系统。详细地介绍了其硬件组成以及应用于不同系统时FPGA和DSP内部的编程实现。     

基于FPGA的星载AIS信号处理器的设计

针对星载AIS(船舶自动识别系统)接收系统提出了实现信号有效接收的总体方案。重点提供星载AIS信号处理器的硬件电路设计和基于FPGA信号处理软件设计。以AIS接收机整机为测试平台,通过仿真和试验验证了星载AIS接收机整机设计的有效性和可行性,此信号处理器可以满足星载AIS接收机的需求。     

基于FPGA 和DSP 的多用激光雷达信号处理器

介绍一种基于FPGA 和DSP 的多用激光信号处理器,通过对FPGA 和DSP 进行不同的编程,既可以用于激光成像系统,也可以用于激光测距系统。详细地介绍了其硬件组成以及应用于不同系统时FPGA 和DSP 内部的编程实现。     

基于FPGA的LFMCW雷达信号处理机研究

该文主要介绍了LFMCW雷达信号处理技术及FPGA实现。     

基于FPGA的以太网MII接口扩展设计与实现

本文介绍了基于FPGA、功能经过扩展的以太网MII接口的硬件实现方法。硬件结构上由控制信号模块、分频器、异步FIFO缓冲和4B/5B编解码器4个部分组成。     

基于FPGA的SATAII协议物理层实现

SATA作为一种高速串行,点对点传输的硬盘接口,已取代了IDE硬盘接口。目前在硬盘中使用较为普遍的是SATAII和SATAIII,其线速率分别达到了3 Gbit·s^-1和6 Gbit·s^-1。文中对SATAII协议进行了全面的分析,并利用Xilinx公司的ISE开发工具和ML507评估板完成了协议的软IP核编写与调试。所用FPGA型号为XC5VFX70T,利用其中硬核Rocket IO GTX实现了高速链路的功能,并使用多级流水线技术进行并行设计以提高整体速度。     

基于FPGA的多DSP并行处理系统的仿真研究

提出了一种通用、高效的基于FPGA的多DSP并行处理系统，并对其进行了仿真。从仿真结果来看，该系统的数据读写时序与DSP芯片要求的数据读写时序完全吻合，可实现数据的高速并行处理，并达到了设计的目的。     

基于FPGA的嵌入式三态以太网的设计

采用Xilinx的ISE、EDK设计工具,利用Virtex-5 LXT芯片实现嵌入式三态以太网.主要介绍了嵌入式以太网的系统结构,在硬件设计方面,详细阐述了基于EDK的嵌入式模块设计以及MARVELL的88E1111-RCJ物理层接口芯片的外围电路设计;在软件方面,详细阐述了采用VHDL进行MAC控制器的时序控制设计和采用C++进行MicroBlaze的嵌入式模块的设计,最后给出了仿真结果.     

基于FPGA的64点FFT处理器设计

采取基-4按频率抽取FFT算法,设计一种可在FPGA上实现的64点、32位长、定点复数FFT处理器.基-4堞形运算单元中采用六级流水线设计,并行处理4路输入/输出数据,能极大地提高FFT的处理速度.该设计采用VHDL描述的多个功能模块,经ModelSim对系统进行逻辑综合与时序仿真.实验证明,利用FPGA实现64点FFT,运算速度快,完全可以处理高速实时信号.     

基于FPGA的千兆以太网分布式数据传输技术

提出了一种新型的分布武千兆以太网并行传输方案.该方案充分利用了FPGA并行处理、灵活性高的特点,在FPGA中用硬件语言实现了4路千兆以太网控制器,并行数据传输速度高达4 Gbit/s,能对带宽在200 MHz以内的宽带信号进行无失真采样和实时传输.与传统方案相比.该系统具有硬件开销低、可靠性高、小型化、可远程传输等特点.     

基于FPGA的Java指令折叠器的研究与设计

Java虚拟机的设计是基于堆栈的,它的性能由数据相关性而被限制.为了提高JVM的性能,于是sun公司提出了堆栈操作折叠机制并且用于picoJava Ⅰ、Ⅱ处理器,它折叠了42.3%的堆栈操作.通过把连续的字节码与预先定义的类型在指令译码器中对比,那么push、pop操作的数量就能被减少.文中为Java处理器设计了一种简单的指令折叠器,最终在FPGA上加以实现,从而大大地提高了JVM的性能.     

一种基于FPGA的高性能FFT处理器设计

FFT算法是高速实时信号处理的关键算法之一,在数字EW接收机中有着广泛的应用前景。本文基于Xilinx公司的Vertex-IIPro系列FPGA,设计一种级联结构的1024点FFT处理器,采用基-4并行蝶算单元,能并行处理四路输入数据,极大地提高了FFT的处理速度。在系统时钟为100MHz时,完成1024点复数FFT运算仅需要2.56μs。     

基于FPGA的级联结构FFT处理器的优化设计

为了减少级联结构FFT处理器对缓冲存储器需求量,提出一种基于FPGA用基-16和基-2、基-4、基-8组合的混合基算法实现FFT处理器的设计方案。在1 024点FFT处理器的实现过程中,用优化的基-4蝶形运算核搭建了级联结构的基-16蝶形运算核,并将对同一个地址进行读和写的双端口RAM和乒乓结构的单端口RAM结合使用,从而在不增加逻辑单元使用和保证运算速度的情况下,大大减少了存储单元的使用量。