共查询到10条相似文献,搜索用时 15 毫秒
1.
当一个系统有多个电源时,可能出现运放电压输入高于电源轨的电气过应力(EOS)问题。通常工程师在考虑过应力时,常会想到静电放电(ESD),而EOS往往被忽略。本文介绍了EOS状态及解决此问题的方法。 相似文献
2.
ESD是集成电路设计中最重要的可靠性问题之一。IC失效中约有40%与ESD/EOS(电学应力)失效有关。为了设计出高可靠性的IC,解决ESD问题是非常必要的。文中讲述一款芯片ESD版图设计,并且在0.35μm 1P3M 5V CMOS工艺中验证,成功通过HBM-3000V和MM-300V测试。这款芯片的端口可以被分成输入端口、输出端口、电源和地。为了达到人体放电模型(HBM)-3000V和机器放电模型(MM)-300V,首先要设计一个好的ESD保护网络。解决办法是先让ESD的电荷从端口流向电源或地,然后从电源或地流向其他端口。其次,给每种端口设计好的ESD保护电路,最后完成一张ESD保护电路版图。 相似文献
3.
随着半导体工艺制程的不断推进,可靠性已经成为IC设计一个必须考虑的关键因素。通常引起电路中可靠性问题的因素有很多,如阈值电压漂移(Vt)、电迁移(EM)、过电应力(EOS)、Latch-up等。ESD是EOS的特例,一般具有持续时间短、可见性不强、损坏位置不易发现的特点,但通常导致的破坏是晶体管级别的。据相关统计,在半导体行业中,有超过50%的产品失效是由EOS/ESD所引起的。 相似文献
4.
正汽车系统以及在汽车上充电或者工作的移动设备内部的功率MOSFET,可能工作在恶劣的环境下,并承受来自电源设备和发射器的大强度瞬态。另外,空气中以及电路板裸露导电表面的腐蚀性污染物,会引起低阻抗通路。时间一长,这些低阻抗通路和瞬态事件(例如:过载、电磁耦合和工作环境产生的易发尖峰等),会导致产生破坏性的电气过应力(EOS)状态。这种状态可能 相似文献
5.
Brent John 《电子设计技术》1997,(4)
开关电源(转换开关)能为许多电子设备提供功率。如果不是线性电源的话,就有一个瞬时功率的测量问题。当转换开关接通或关断时,就会对元件产生瞬时应力,这种瞬时应力有时会超过元件的设计规范。通过对加到元件上的瞬时功率的测量,就可以设计出保证所用的元件能耐瞬时应力的转换开关。在转换开关输入端的简单电路中,MOSFET功率晶体管由40kHz钟 相似文献
6.
用扫描声学显微镜进行塑封器件的封装分层分析 总被引:5,自引:2,他引:3
古关华 《电子产品可靠性与环境试验》2004,(2):14-16
在塑封IC器件中,封装分层往往会产生电和封装的可靠性问题。由过电应力(EOS)和再流焊中的水汽膨胀引起的分层会显示出不同的失效模式。扫描声学显微镜可以用来检测封装分层,能在失效分析的早期阶段快速地鉴别失效原因。 相似文献
7.
有些应用场合需要使用一个热插拔控制器、一个断路器或者两者都要使用,以适应双极性直流输入电源干线.在某些使用热插拔控制器的情况下,这种要求仅仅出于对起动电流的考虑.要消除连接器的应力和电源干线的干扰,就必须控制起动电流.另外一些应用场合在某一电源因某种原因发生故障时就会出现问题. 相似文献
8.
9.
静电放电(ESD)和过电应力(EOS)是引起芯片现场失效的最主要原因,这两种相似的失效模式使得对它们的失效机理的判断十分困难,尤其是短EOS脉冲作用时间只有几毫秒,造成的损坏与ESD损坏很相似。因此,借助扫描电子显微镜(SEM)和聚焦离子束(FIB)等成像仪器以及芯片去层处理技术分析这两种失效机理的差别非常重要。通过实例分析这两种失效的机理及微观差别,从理论角度解释ESD和EOS的失效机理,分析这两种失效在发生背景、失效位置、损坏深度和失效路径方面的差异,同时对这两种失效进行模拟验证。这种通过失效微观形态进行研究的方法,可以实现失效机理的甄别,对于提高ESD防护等级和EOS防护能力有着重要的参考作用。 相似文献
10.
对约50例微波器件失效分析结果进行了汇总和分析,阐述了微波器件在使用中失效的主要原因、分类及其分布。汇总情况表明,由于器件本身质量和可靠性导致的失效约占80%,其余20%是使用不当造成的。在器件本身的质量和可靠性问题方面,具体失效机理有引线键合不良、芯片缺陷(包括沾污、裂片、工艺结构缺陷等)、芯片粘结、管壳缺陷、胶使用不当等;在使用不当方面,主要是静电放电(ESD)损伤和过电损伤(EOS),EOS损伤中包括输出端失配、加电顺序等操作不当引入的过电应力等。 相似文献