CISC中混合Cache的优化设计

论文重点讨论CISC系统中混合Cache的Cache容量、块大小、相联度和替换策略等对Cache系统性能的影响,得到了一种混合Cache的优化方法。基于此方法,设计了“龙腾C1”CISC处理器中Cache单元,综合和流片结果表明该设计符合要求。     

基于CISC/RISC混合架构的嵌入式MCU设计*

CISC与RISC是目前微控制器（MCU）设计的两种主要指令体系。从MCU的架构原理入手分析基于这两种指令体系的MCU的各自功能特点,说明对于不同应用系统所需的嵌入式MCU设计所要考虑的基本问题及关键模块的设计方法。最后,以一款自主设计的八位MCU与CISC型微控制器MCS51、RISC型微控制器PIC16C54的性能作比较,说明基于CISC/RISC混合架构的MCU的一些性能优势。     

JVM指令系统特点和它对JAVA芯片设计的影响

分析了ＪＶＭ指令系统的三个特点：面向堆栈、面向对象,完全的虚拟性。在此基础上比较了ＪＶＭ指令系统。Ｒ４０００指令系统和ｉ４８６指令系统在指令格式和功能上的不同。接着,给出了一些关于ＪＶＭ指令频率的测试结果,最后,讨论了用硬件实现ＪＡＶＡ芯片的几个关键技术问题。     

基于PB实现多数据源通用数据转换工具

本文介绍了使用PB开发的多数据源通用数据转换工具,具体讲述了用OLE自动化处理word文档,excel表格等数据的方法,用ODBCAPI实现通用数据库连接接口的技巧,以及用动态PIPELINE(数据管道)实现数据转换的细节。     

计算机体系结构的现状及其发展趋势

该文系统概述了现代计算机的两种主要体系结构CISC体系和RISC体系,指出了基于冯·诺伊曼体系结构的现代计算机体系存在的问题,展望了未来计算机体系发展方向。     

基于缓存框架的Web缓存研究

该文重点研究了缓存框架OSCache的缓存组件与Hibernate的数据缓存管理。提出OSCache、Ehcache和Hibernate整合在一起的Web缓存方案。     

基于缓存框架的Web缓存研究

该文重点研究了缓存框架OSCache的缓存组件与Hibernate的数据缓存管理。提出OSCache、Ehcache和Hibernate整合在一起的Web缓存方案。     

网络存储阵列中CACHE 的设计

CACHE是连接CPU与内存的一种高速缓冲存储器,用于提高系统的读写性能.本文中的CACHE正是借用了这个名词,而非真正的CACHE,用内存模拟CACHE来实现高速的数据缓冲.     

The Smart Cache: An Energy-Efficient Cache Architecture Through Dynamic Adaptation

The demand for low-power embedded systems requires designers to tune processor parameters to avoid excessive energy wastage. Tuning on a per-application or per-application-phase basis allows a greater saving in energy consumption without a noticeable degradation in performance. On-chip caches often consume a significant fraction of the total energy budget and are therefore prime candidates for adaptation. Fixed-configuration caches must be designed to deliver low average memory access times across a wide range of potential applications. However, this can lead to excessive energy consumption for applications that do not require the full capacity or associativity of the cache at all times. Furthermore, in systems where the clock period is constrained by the access times of level-1 caches, the clock frequency for all applications is effectively limited by the cache requirements of the most demanding phase within the most demanding application. This results in both performance and energy efficiency that represents the lowest common denominator across the applications. In this work we present a Set and way Management cache Architecture for Run-Time reconfiguration (SMART cache), a cache architecture that allows reconfiguration in both its size and associativity. Results show the energy-delay of the Smart cache is on average 70 and 12 % better than the baseline configuration for a two-core and four-core system respectively, with just 2 % away from oracle result and also with an overall performance degradation of less than 2 % compared with a baseline statically-configured cache.     

机群代理的单一缓存映像技术

为了在Web机群代理中有效定位缓存对象在节点机中的位置,必须实现单一缓存映像,以隐藏机群的分布和异构特性,为客户提供一致的缓存资源。为解决该问题,文中首先提出一个缓存摘要管理器体系结构,该结构基于各个缓存节点机的摘要、结合负载平衡信息,可有效定位缓存节点机,然后给出了机群代理中缓存节点机与缓存摘要管理器的实现方法。     

高速缓冲存储器性能解析

本文分析了高速缓存的结构和工作原理,阐述了高速缓存的工作过程以及对处理器性能的影响。     

16位CISC CPU的FPGA设计

介绍了一种基于FPGA技术的16位CISC的微处理器系统的设计。该系统采用VHDL语言自顶向下的设计方法,可以完成算术和逻辑运算、数据内部传输、数据位操作、逻辑判断与跳转、数据输入输出共5大类,32条指令。在QuartusⅡ9.0中仿真成功,结果表明该CPU可以准确地完成各种指令组成的程序。     

程序的cache使用效率分析

评价程序的存储效率是提高用户程序性能的重要手段。该文首先提出了程序的装入因子的概念,并据此分析了矩阵乘法;其次,根据时间局部化原则,提出了一种“最小时间差方法”,该方法可以有效地减少cacheline的装入数目;最后,为了评价程序的存储延迟,提出了程序数据相关性的概念,据此给出了计算装入因子的公式,用于分析程序的存储效率。这样就可以用big-O模型来表达程序的时间复杂性,并用装入因子来表达程序的存储访问复杂性。     

基于ADSP-BF533的实时图像编码关键技术

该文首先重点介绍了CACHE技术在图像压缩中的实践应用,然后讨论DMA技术与全搜算法的几种结合方法。最后给出CACHE和DMA等技术在图像的实时压缩编码中所带来的效率的改进。     

The CACHE Study: Group Effects in Computer-supported Collaborative Analysis

The present experiment investigates effects of group composition in computer-supported collaborative intelligence analysis. Human cognition, though highly adaptive, is also quite limited, leading to systematic errors and limitations in performance – that is, biases. We experimentally investigated the impact of group composition on an individual’s bias, by composing groups that differ in whether their members initial beliefs are diverse (heterogeneous group) or similar (homogeneous group). We study three-member, distributed, computer-supported teams in heterogeneous, homogeneous, and solo (or nominal) groups. We measured bias in final judgment, and also in the selection and evaluation of the evidence that contributed to the final beliefs. The distributed teams collaborated via CACHE-A, a web-based software environment that supports a collaborative version of Analysis of Competing Hypotheses (or ACH, a method used by intelligence analysts). Individuals in Heterogeneous Groups showed no net process cost, relative to noninteracting individuals. Both heterogeneous and solo (noninteracting) groups debiased strongly, given a stream of balanced evidence. In contrast, individuals in Homogenous Groups did worst, accentuating their initial bias rather than debiasing. We offer suggestions about how CACHE-A supports collaborative analysis, and how experimental investigation in this research area can contribute to design of CSCW systems.     

嵌入式CPU指令Cache的设计与实现

针对嵌入式CPU指令处理速度与存储器指令存取速度不匹配问题,本文基于FPGA设计并实现了可以有效解决这一问题的指令Cache.根据嵌入式五级流水线CPU特性,所设计指令Cache的地址映射方式采用需要资源较少的直接映射(Direct Mapping),替换算法采用速度较快的先进先出(FIFO);使用VHDL实现指令Cache;对所设计指令Cache进行功能仿真和时序仿真并给出功能仿真结果.仿真结果表明了所设计指令Cache的有效性.     

Internet服务器负载均衡的研究与实现

首先分析了Internet服务器负载均衡技术与负载均衡的策略,然后提出了基于智能DNS与CACHHE技术相结合的CDN(Content Distribute Network)网络实现不同地区Internet服务器负载均衡的方法,建立了CDN实验床网络并给出了Internet服务器负载均衡和网络性能测试的结果,测试结果表明提出的方法是可行的、有效的,大大提高了用户的访问效率.     

驱动程序级缓存:提高外存性能的新缓存

提出了驱动程序级缓存的缓存层次和伪收集的请求合并方式,尽可能合并请求。模拟试验表明DrCache对清求的合并效果好。     

PLRU替换算法在嵌入式系统cache中的实现

合理的cache设计是缩小处理器和存储器速度差距的主要解决方法,也是影响系统性能的关键因素之一。cache替换策略是影响cache性能的主要因素,目前最常用的替换算法是LRU算法,为了降低模块复杂度和实现的难度,从LRU算法简化出一种PLRU（PseudoLRU）替换算法。通过采用开源的Simple Scalar仿真工具,对LRU、RANDOM、FIFO、PLRU等各种常见的cache替换算法进行了性能比较和分析,并对PLRU进行实现。实验结果表明,使用PLRU替换算法cache的缺失率与LRU算法基本相同,但是有着更小的面积和更短的关键路径。     

AMD K5体系结构分析

本文重点介绍了Ｋ５体系结构设计的两个重要特点：（１）如何将Ｘ８６这样的ＣＩＳＣ指令转化为类似于ＲＩＳＣ指令的ＲＯＰ；（２）Ｋ５的流水线的动态调度技术，即它如何利用保留站、缓冲池（ＲＯＢ）去检测指令间的数据依赖关系并保证程序执行语义的正确性。最后，我们对这些技术作了进一步讨论，看如何利用它们，以解决象ＶＬＩＷ这样的体系结构设计中所面临的软件兼容性等问题。