三阶电荷泵锁相环的分析与仿真

在分析锁相环基本原理和线性化模型的基础上,给出了基于锁相环系统环路带宽和相位裕度的环路滤波器参数的计算公式.结合具体的参数计算,给出系统参数,然后用ADS工具对系统进行仿真,结果表明利用给出的方法来设定锁相环的参数,通过反复几次的调节能得到一组很好的系统参数,仿真结果于预期的相吻合,对三阶电荷泵锁相环的系统设计和仿真有一定的指导意义.     

基于ADS三阶电荷泵锁相环的分析和仿真

在分析锁相环基本原理和线性化模型的基础上,给出了基于锁相环系统环路带宽和相位裕度的环路滤波器参数的计算公式.结合具体的参数计算,给出系统参数,然后用ADS工具对系统进行仿真,结果表明利用给出的方法来设定锁相环的参数,通过反复几次的调节能得到一组很好的系统参数,仿真结果于预期的相吻合,对三阶电荷泵锁相环的系统设计和仿真有一定的指导意义.     

高阶电荷泵锁相环环路滤波器的设计

考虑到电荷泵锁相环离散采样特性,本文提出了高阶电荷泵锁相环环路滤波器的模块化设计方法.它可以将电荷泵锁相环设计成任意要求的阶和型.这样的锁相环既能消除相位抖动,又能跟踪大的频率阶跃或斜升的输入信号.通过对所设计的电荷泵锁相环稳定性和特征分析,确定了环路参数的选择范围,得出n阶n型的锁相环均优于其他类型.对两种类型的电荷泵锁相环的仿真,结果表明了设计方法的有效性和分析方法的正确性.本文的设计方法为高阶电荷泵锁相环滤波器的设计提供了重要的参考和指导.     

锁相环中一种新型电荷泵结构的设计

提出了一种新型的电荷泵结构,它由电流舵模块、栅压辅助模块、电流镜组成,其中电流舵模块实现了开关的快速切换.当开关切换时,栅压辅助模块能够快速实现电流镜结构中栅压的快速升高,实现快速断开,从而达到高速、高精度、低功耗的目标.另外,基于CSMC0.6μmCMOS工艺的Spectre仿真验证,得到VDD为3V时功耗仅为0.132mW.     

电荷泵锁相环电路建模与仿真

电荷泵锁相环是一种能够跟踪输入信号相位变化的闭环自动跟踪系统,此类电路具有负反馈闭环特点,系统状态多,工作特性复杂,其设计与仿真分析一直是电子设备时钟系统的难点问题。针对上述问题,研究了电荷泵锁相环电路的设计步骤与仿真分析方法。首先,推导电荷泵锁相环各模块的数学模型;其次,建立了各模块电路仿真模型,仿真分析了环路稳定性以及各模块对环路整体性能的影响。研究结果为电荷泵锁相环电路的设计与仿真提供了理论依据,对实际电路设计具有一定参考价值。     

一种应用于CMOS电荷泵锁相环中的新型电荷泵

电荷泵是CMOS电荷泵锁相环中的一个重要模块,其性能直接决定了整个锁相环系统的工作稳定性和各项指标的好坏,但传统结构的电荷泵却存在电荷共享、电流失配、电荷注入以及时钟馈通等问题。本设计为一种利用可调节共源共栅结构的差分输入单端输出电荷泵,采用TSMC 0.18μm RF CMOS工艺,利用Agilent公司推出的系统分析软件ADS（Advanced Design System）完成对电路的仿真。仿真结果表明该CMOS电荷泵具有相位噪声小,输出电流平滑,输出电压谐波分量低,开关延迟小等优良特性,在电荷泵输出电压范围为0.7～2.4V内,充放电电流匹配良好。     

应用于锁相环的低电压高性能电荷泵设计

该文设计采用SMIC1．2V,0．13μmCMOS工艺。通过对电荷泵的非线性特性分析,设计一种低电压,高性能的电荷泵电路。这种电荷泵电路上下支路的电流失配在300mV-900mV的输出摆幅下得到很好的优化,与传统低压结构比较有明显优势,同时设计中也抑制了电荷共享等电学失配。     

一种新型的低电压高速CMOS锁相环电荷泵

采用0．18μm标准CMOS工艺，设计并流片验证了一种新型的低电压高速CMOS锁相环电荷泵。该电荷泵电路适合低电压工作，电源电压仅为1V。该电路的输出电压也达到了相对较宽的范围：100mV到900mV，同时又较好地抑制了输出电流的尖脉冲干扰。最后HSPICE模拟结果表明：在较高的工作频率（500MHz）下，电荷泵电路功耗也相对较低（60μW）。     

一种应用于电荷泵锁相环的高性能鉴频鉴相器

鉴频鉴相器是电荷泵锁相环中的一个重要模块,它的死区、速度、鉴相范围、鉴相灵敏度等因素影响整个锁相环的性能,其中死区和速度是两个非常重要但相互矛盾的技术指标。本设计为一种预充电型鉴频鉴相器,采用了TSMC 0.18μm RF CMOS工艺,利用Agilent公司推出的系统分析软件ADS(Advanced Design System)完成对电路的仿真。仿真结果表明鉴频鉴相器鉴相灵敏度好,速度快,鉴相死区仅为5ps,很好地解决了速度与死区之间的矛盾。     

用于高性能锁相环的CMOS电荷泵的设计

一般的CMOS电荷泵有充放电流失配的问题.电流失配导致了相位偏差.本文研究了一般CMOS电荷泵电流失配产生的原因,提出了一种新型的电荷泵.利用误差放大器和参考电流源以获得良好的电流匹配特性,降低了锁相环的相位噪声;利用电荷移除管有效地抑制了电荷共享.采用chartered 0.35umCOMS工艺进行仿真.仿真结果显示该电路有很好的电流匹配特性.     

高性能锁相环中电荷泵电路研究

本文分析了电荷泵型锁相环中电荷泵电路的工作机制和过冲问题,在此基础上提出了低噪声电荷泵设计技术,有效减小了电荷泵的过冲效应,提高了锁相环中电荷泵电路的稳定性。     

四阶锁相频率合成器的环路参数设计及仿真

采用三阶环路滤波器的四阶频率合成器比三阶频率合成器能够更好的改善频率合成器的频谱杂散性能,但增加的极点会使得环路滤波器中电阻电容值的优化设计更为复杂.通过对系统的相位裕度、环路带宽、零极点频率等环路参数之间的关系,提出了一种无源环路滤波器优化设计的估算方法,并给出仿真流程.方法从相位裕度和环路带宽出发,通过指定零点和第二个非零极点所需要提供的参考毛刺的衰减程度来得出环路滤波器的各个原件值,简化了优化计算过程.     

锁相环解调信号的仿真分析

在信号解调中,使用锁相环可取得较好的解调信号。以调频波和调幅波为例,通过用MATLAB 编程与Simulink 现有组件两种方法对载波同步进行建模与仿真,并详细给出仿真设计原理以及合理选择仿真参数的方法。最后,对仿真 结果进行深入分析,并比较两种方法的可行性与优缺点。     

电荷泵中电流失配的讨论

电荷泵锁相环在电子通讯技术中的应用非常广泛,本文分析了电荷泵的工作原理以及它对锁相环性能的影响,讨论了电荷泵中的电流失配现象,给出了从晶体管尺寸和电路结构两方面减小电流失配的方法。     

数字锁相环的优化设计与应用

为了提高数字锁相环的工作频率、改善环路性能,提出了提高环路的优化设计方法,给出了数字锁相环（DPLL）的工作原理,通过对数字锁相环电路的设计分析,详细论述了利用数字微分将锁相环的鉴相器和环路滤波器完全数字化的电路设计方法,仿真结果表明：环路的工作频率由原来的几百kHz提高到几MHz,目前该数字锁相环已成功地应用于某测控系统中,应用结果证实：该数字锁相环具有工作频率高、捕获时间及精度可调、接口简单、通用性好等特点,可推广应用于远程测量与控制系统中.     

基于Simulink的倍频电路锁相环仿真平台设计

根据电荷泵锁相环的基本原理建立了基于Simulink的倍频电路锁相环仿真模型,并按照设定的参数仿真环路带宽对暂态特性的影响,结果表明仿真平台能够验证倍频电路的性能,为研究噪声对时钟抖动的影响打下良好基础。