基于FPGA的DDS正弦信号发生器的设计和实现

利用FPGA芯片及D／A转换器,采用直接数字频率合成技术,设计实现了一个频率、相位可控的正弦信号发生器,同时阐述了直接数字频率合成（DDS）技术的工作原理、电路结构,及设计的思路和实现方法。经过设计和电路测试,输出波形达到了技术要求,控制灵活、性能较好,也证明了基于FPGA的DDS设计的可靠性和可行性。     

基于FPGA和虚拟仪器的DDS信号发生器设计

将虚拟仪器技术同FPGA技术结合,设计了一个频率可控的DDS任意波形信号发生器。在阐述直接数字频率合成技术的工作原理、电路构成的基础上,分别介绍了上位机虚拟仪器监控面板的功能和结构,以及实现DDS功能的下位机FPGA器件各模块化电路的作用。经过设计和电路测试,输出波形达到了技术要求,工作稳定可靠。     

DDS电路的低功耗设计

枝节式数字频率合成器（DDS）是现代频率合成的主要工具,具有频率分辨率高、频率转换速度高等优点。很长一段时间,DDS设计一直受限于高功耗所带来的高成本,并且应用系统的低功耗需求也使得DDS电路的低功耗设计变得日益重要。文章首先对影响CMOS集成电路功耗的各种因素进行了总结,然后结合DDS电路的实际情况,对DDS电路在设计上进行了算法级和系统级的改进来降低功耗。算法级采用了改进的CORDIC算法;系统级采用并行运算的方法来实现。流片验证了改进后的结构可以使功耗减小20％左右。     

基于DDS模块的简易数字频率特性测试仪设计

本文基于DDS技术设计了一套简易数字频率特性测试仪.本系统由DDS模块、单片机、液晶显示屏、键盘、模数转换电路和信号调理电路组成.单片机控制DDS模块产生特定频率的正弦信号,经信号调理电路缓冲、放大后送入被测网络,再经采样保持电路调理后送人ADC采样,最终经单片机处理数据后在液晶屏上显示特性曲线并给出特征信息.经实物测试,本系统设计有人机交互友好、频率测试范围广、硬件易实现等特点,具有较高的应用价值.     

基于FPGA+DDS的MSK数字调制源设计

简要介绍最小频移键控(MSK)的数字调制原理、直接数字式频率合成器(DDS)的调制机理。然后提出一种基于FPGA DDS的数字调制电路平台,详细介绍了此平台的硬件设计和软件控制流程,以及使用此方式具有调制模式多样、调制精度高、载波频率覆盖范围大、调制带宽宽、便于利用多种数字信号处理技术等优点。充分发挥DDS调制的优点和灵活性,并在此实验平台上测验其性能。     

数字接收机中频电路的研究

直接数字式频率合成（DDS）技术是一种全数字频率合成技术，其特殊的原理和结构使它具有多种调制能力。本文介绍了DDS在卫星通信数字接收机中频电路中的应用，并给出了其实际的设计方案。     

频率相位可调的信号源设计

提出了一种直接基于DDS芯片AD9851的信号源的设计方法.介绍了DDS模块的设计,并给出了DDS与FPGA接口电路、DDS信号互补输出电路、DDS七阶低通椭圆滤波电路、DDS信号缓冲放大电路、DDS晶振电路.通过FPGA控制DDS并直接向DDS发送频率控制字,产生常见的正弦波、方波,并实现了频率与相位可调.     

基于FPGA的DDS设计

利用现场可编程门阵列(FPGA)设计并实现直接数字频率合成器(DDS).结合DDS的结构和原理,给出系统设计方法,并推导得到参考频率与输出频率闻的关系.DDS具有高稳定度,高分辨率和高转换速度,同时利用Altera公司FPGA内的Nios软核设置和显示输出频率,方便且集成度高.     

用于DDS系统相位累加器的加法器设计

直接数字频率合成器(DDS)具有频率转换时间短、分辨率高、输出相位连续等优点,是现代频率合成的重要技术之一。在分析了DDS基本原理的基础上,对DDS中的核心单元之一相位累加器进行了系统研究。分别利用镜像电路和超前进位全加器实现信号源累加器模块,进行模拟仿真并比较,结果表明镜像加法器在运算速度、版图布局上都优于超前进位加法器。     

基于DDS+PLL频率合成器的设计

对比直接数字频率合成技术(DDS)和锁相环频率合成技术(PLL)的优缺点,提出一种DDS与PLL相结合的频率合成器方案。本文给出了以AD9852和ADF4106实现频率合成器的实例,并对该频率合成器的硬件电路进行了简要说明。     

基于AD9858定时信号源模块设计

定时及DDS信号源模块是将定时器和DDS信号源两个功能集成在一个模块中实现,能够完成定时信号和DDS信号的产生,并对DDS信号8倍频后,输出中心频率2.4GHz调频/调相信号。本设计采用多种方法较好的解决了模拟信号和数字信号相互影响的问题,保证了DDS输出稳定的调频信号,在实际工作中取得了良好的效果。     

基于FPGA的DDS设计及实现

针对DDS频率转换时间短,分辨率高等优点,提出了基于FPGA芯片设计DDS系统的方案。该方案利用Altera公司的QuartusⅡ开发软件,完成DDS核心部分即相位累加器和ROM查找表的设计,可得到相位连续、频率可变的信号,并通过单片机配置FPGA的E^2 PROM完成对DDS硬件的下栽,最后完成每个模块与系统的时序仿真。经过电路设计和模块仿真,验证了设计的正确性。由于FPGA的可编程性,使得修改和优化DDS的功能非常快捷。     

低相噪DDS信号产生电路的设计

本文介绍了DDS的基本原理以及DDS芯片AD9852的功能特点.详细介绍了一种基于单片机和DDS的频率源电路的软硬件实现方案.利用单片机AT89C51控制DDS芯片AD9852,产生了一个低相位噪声的信号.在进行软硬件设计过程中,总结出了产生低相噪DDS信号的一些注意事项,对设计低相噪DDS信号产生电路有很大的帮助.     

宽带DDS设计与实现

介绍了直接数字合成器(DDS)原理。针对传统DDS工作频率低,瞬时带宽窄,杂散大等缺点,讨论了基于现场可编程门阵列(FPGA)的并行处理技术设计宽带DDS,利用高速数/模转换器(DAC)和大规模现场可编程门阵列(FPGA)实现了宽带DDS模块的设计,在宽带干扰机、宽带雷达信号波型产生器设计等领域具有广泛的应用前景。     

基于DDS芯片AD9852的雷达回波模拟器设计

基于直接数字频率合成技术DDS的原理,分析了影响DDS频率输出的核心因素。在此基础上仿真验证了相位累加器的位数对DDS频率输出的作用。介绍了一种DDS芯片AD9852并基于这种芯片提出了一种雷达回波模拟器的设计,并分析了DDS芯片的优缺点。该设计能够稳定地产生70 MHz载频的雷达回波,较好地模拟出所需回波。     

直接数字频率合成器的设计及FPGA实现

直接数字频率合成器(DDS)通常使用查表的方法实现相位和幅值的转换，文章介绍了一种基于CORDIC算法的DDS。CORDIC算法在三角函数合成上有着广泛的用途，作者从DDS的一般结构和CORDIC算法的基本原理出发．深入探讨了基于CORDIC算法的DDS各部件的结构和FPGA实现。     

面积优化的正交DDS软核编译器设计与实现

为了使直接数字频率合成器(DDS)的IP设计达到资源和效率的较好平衡,提高此类IP设计的灵活性和重用性,应用泰勒插值方法对ROM进行压缩,设计并实现了一种自动生成正交DDS软核的编译器。文中推导了正交DDS内部信号关键参数设定公式,描述了IP编译器的设计流程,给出了实验结果。     

基于Verilog的多路相干DDS信号源设计

传统的多路同步信号源常采用单片机搭载多片专用DDS芯片配合实现。该技术实现复杂,且在要求各路同步相干可控时难以实现。本文在介绍了DDS原理的基础上,给出了用Verilog_HDl语言实现相干多路DDS的工作原理、设计思路、电路结构。利用Modelsim仿真验证了该设计的正确性,本设计具有调相方便,相位连续,频率稳定度高等优点。     

一种基于OSERDES复用的信号源设计

直接数字频率合成（DDS）技术在信号处理领域有广泛应用。为产生高采样率的模拟信号源,现场可编程逻辑阵列（FPGA）利用DDS技术输出数字信号,经过MUX芯片复用提高码速率,再通过DA芯片输出模拟信号。该方案调用FPGA内部并串转换器OSERDES,采用双倍数据速率（DDR）模式。多路低速信号复用成高速信号,输出不需要MUX芯片复接,直接输出到DA芯片。该方法减少中间环节,提高了稳定性。最后通过实验验证了方法的可行性。