SOI MOSFET电路模拟的模型选择

本文描述,论证并用实例说明了一种选择SOI MOSFET适当模型的实验方法。选择的准则是由薄膜和(半)体器件模型所预测的稳态电流——电压特性导出的。通过揭示(看似正确的)实际经验模型所产生的明显的模拟误差,突出了选择适当模型的必要性。     

SOI技术及其应用

综述在氧化物绝缘层上生长硅技术（ＳＯＩ）的优点、特性、制作技术，以及实际应用。肯定了ＳＯＩ结构在半导体电路和器件研制、生产中具有重要的发展前景。指明了这是解决半导体电路和器件在各种辐射粒子影响和离温下工作时高可靠性的一个全新的技术任务。     

一种新的SOI射频集成电路结构与工艺

立足于与常规CMOS兼容的SOI工艺，提出了电子束／I线混合光刻制造SOI射频集成电路的集成结构和工艺方案。该方案只使用9块掩模版即完成了LDMOS、NMOS、电感、电容和电阻等元件的集成。经过对LDMOS、NMOS的工艺、器件的数值模拟和体硅衬底电感的初步实验，获得了良好的有源和无源器件特性，证明这一简洁的集成工艺方案是可行的。     

一种适合射频功率放大器应用的图形化SOI LDMOSFET新结构

设计并制备了一种新颖的在栅下开硅窗口的图形化SOI LDMOSFET．该器件具有良好的直流和射频特性：输出曲线平滑,没有明显翘曲（kink）效应;静态击穿电压为13V;在栅漏偏压为3．6V时,截至频率为6GHz．负载牵引测试表明,该器件在1．5GHz时,PAE为50％,输出功率为27dBm,表明该器件适合射频功率放大器的应用．     

射频无线应用的体连接和图形化SOI LDMOSFET的比较

设计并制作了一种可应用于无线通信放大器的新型的图形化SOI LDMOSFET. 该器件沟道下方的埋氧层是断开的.测试表明,输出特性曲线没有发现明显的翘曲效应,关态的击穿电压达13V,在VG=4V和VD=3.6V时fT为8GHz,直流和射频性能均优于同一芯片上相同工艺条件制备的体接触LDMOSFET.     

射频无线应用的体连接和图形化SOI LDMOSFET的比较

设计并制作了一种可应用于无线通信放大器的新型的图形化SOI LDMOSFET.该器件沟道下方的埋氧层是断开的.测试表明,输出特性曲线没有发现明显的翘曲效应,关态的击穿电压达13V,在VG=4V和VD=3.6V时fT为8GHz,直流和射频性能均优于同一芯片上相同工艺条件制备的体接触LDMOSFET.     

射频无线应用的体连接和图形化SOI LDMOSFET的比较

设计并制作了一种可应用于无线通信放大器的新型的图形化SOI LDMOSFET.该器件沟道下方的埋氧层是断开的.测试表明,输出特性曲线没有发现明显的翘曲效应,关态的击穿电压达13V,在VG=4V和VD=3.6V时fT为8GHz,直流和射频性能均优于同一芯片上相同工艺条件制备的体接触LDMOSFET.     

一种适合射频功率放大器应用的图形化SOI LDMOSFET新结构

设计并制备了一种新颖的在栅下开硅窗口的图形化SOI LDMOSFET.该器件具有良好的直流和射频特性:输出曲线平滑,没有明显翘曲(kink)效应;静态击穿电压为13V;在栅漏偏压为3.6V时,截至频率为6GHz.负载牵引测试表明,该器件在1.5GHz时,PAE为50%,输出功率为27dBm,表明该器件适合射频功率放大器的应用.     

0.18 μm射频SOI LDMOS功率器件的研究

在提出0.18μm射频SOI LDMOS功率器件研究方法的基础上,对工艺进行了设计,并制备了栅宽为1 200μm,栅长为0.7μm,漏的注入区与栅的距离为1.5μm的0.18μm射频SOILDMOS功率器件。对器件进行了测试和模拟,在工作频率为3 GHz,直流偏置电压VDS为3 V,VGS为1.5 V,输入功率Pin为5 dBm时,Pout、增益和PAE分别为15 dBm1、0 dB和35%。     

RF SOI CMOS技术及其应用

介绍了RF SOI CMOS技术的特点。着重论述了RF SOI CMOS技术的低串扰特性、低损耗特性及其优质无源元件的性能。最后,阐述了RF SOI CMOS技术在RF系统片上集成方面的应用情况。     

0．8μm SOI CMOS技术及电路研制

SOI CMOS技术在一些特殊应用领域中有着体硅无法比拟的优势文中叙述采用SIMOX材料和0.8μm SOI CMOS工艺加固技术成功研制出抗辐射性能较好的器件和电路,并且给出了SOI CMOS器件的特性随辐照总剂量的变化关系,试验电路通过了总剂量500 Krad(Si)钴60γ射线辐照实验。     

短沟道CMOS／SIMOX器件与电路的制造

本文简要介绍短沟道ＣＭＯＳ／ＳＩＭＯＸ器件与电路的研制。在自制的ＳＩＭＯＸ材料上成功地制出了沟道长度为１．０μｍ的高性能全耗尽ＳＩＭＯＸ器件和１９级ＣＭＯＳ环形振荡器。Ｎ管和Ｐ管的泄漏电流均小于１×１０－１２Ａ／μｍ，在电源电压为５Ｖ时环振电路的门延迟时间为２８０ｐｓ。     

CMOS／SOI的高温特性分析

采用ＳＩＭＯＸ和ＢＥＳＯＩ材料制作了ＣＭＯＳ倒相器电路，在２５￣２００℃的不同温度下测量了ＰＭＯＳ和ＮＭＯＳ的亚阈特性曲线，实验结果显示，薄膜全耗尽ＩＭＯＸ器件的阈值电压和泄漏电流随温度的变化小于厚膜ＢＥＳＯＩ器件。     

低插入损耗高隔离度SOI射频开关电路的研究

基于0.18μm RF SOI CMOS工艺,提出了一种可广泛应用于无线通信系统中的低插入损耗高隔离度SOI射频开关电路.该电路利用SOI器件的特殊结构(隐埋氧化层BOX,高阻衬底)和特殊SOI器件(FB,BC,BT等),使电路采用的器件较之体硅CMOS器件具有更优的隔离性能,实现了降低插入损耗和增加隔离度的目的.该电路经过模拟仿真,在频率为2.4 GHz时,插入损耗和隔离度分别为-1 dB和40 dB.     

多晶硅双栅全耗尽SOI CMOS器件与电路

对多晶硅双栅全耗尽SO I CM O S工艺进行了研究,开发出了1.2μm多晶硅双栅全耗尽SO I CM O S器件及电路工艺,获得了性能良好的器件和电路。NM O S和PM O S的阈值电压绝对值比较接近,且关态漏电流很小,NM O S和PM O S的驱动电流分别为275μA/μm和135μA/μm,NM O S和PM O S的峰值跨导分别为136.85 m S/mm和81.7 m S/mm。在工作电压为3 V时,1.2μm栅长的101级环振的单级延迟仅为66 ps。     

Fabrication of ultrathin SOI by SIMOX water bonding (SWB)

Ultrathin silicon-on-insulator (SOI) layers of separation by implantation of oxygen (SIMOX) wafers have been transferred onto thermally oxidized silicon wafers by wafer bonding technology. Due to the technical availability and the complementary nature of SIMOX and wafer bonding approaches, SIMOX wafer bonding (SWB) solves some of the respective major difficulties faced by both SIMOX and wafer bonding for device quality ultrathin SOI mass production: the preparation of adequate buried oxide (including its interfaces) in SIMOX and the uniformly thinning one of the bonded wafers to less than 0.1 μm in wafer bonding. The effect of positive charges in the oxide on bondability of ultrathin SOI films and possible applications of SWB will also be outlined.     

SOI Technologies Overview for Low-Power Low-Voltage Radio-Frequency Applications

Thanks to their structure, the SOI technologies present several intrinsic advantages for analog and RF applications. Indeed, as it is well established now, these technologies allow the reduction of the power consumption at a given operating frequency. Moreover, the high-insulating properties of SOI substrates, in particular when high resistivity substrate is used, make that these technologies are perfect candidates for mixed-signal applications. In the present paper, we will discuss the performances of the SOI technologies in radio-frequency range. First of all, the high-frequency behavior of SOI substrates, thanks to the characterization of transmission lines, will be shown. The impact of the SOI substrate resistivity on the performances of passive components will also be analyzed. Then, an overview of RF performances of SOI MOSFETs for two different architectures, fully- and partially-depleted, will be achieved and compared to the bulk ones. Finally, the influence of some specific parasitic effects, such as the kink effect, the self-heating effect and the kink-related excess noise, on the RF performances of SOI devices will be studied, thanks to a specific high-frequency characterization.     

RF CMOS Cells for Wireless Applications

There is increasing interest in the use of CMOS circuits for high frequency highly integrated wireless telecommunications systems. This paper presents the results of on-going work into the development of a cell library that includes many of the circuit elements required for the high frequency sub-systems of communications integrated circuits. The cell library studied included an RF control element, single ended Class A amplifier, RF isolator, and Gilbert cell mixer circuit topologies. Circuit design criteria and measurement results are presented. All cells were fabricated using standard 2.0, 1.2, and 0.8 m CMOS integrated circuit fabrication processes with no post-processing performed. The results indicate that 2.0 m CMOS can be used successfully up to approximately 250 MHz with 0.8 m cells useful up to approximately 1000 MHz.