NAS的逆袭

当IT网络系统发展到一定规模后,计算机设备上的单一磁盘就很难适应数据存储的需求,出现了容量的限制、速度的限制、访问带宽的限制。于是,存储控制器应运而生,它采用了独立处理芯片来处理、协调多块磁盘之间的访问和数据读写组合;更进一步地,将计算机技术和存储控制器进一步整合,就有了存储阵列     

存储器思谋发展

存储器是随着计算机而发展起来的一种专用电子部件,用于保存数据和程序,传统上计算机的主存储器称Memory,外部设备用存储器称Storage(常用磁盘、磁带)。上世纪50年代中期,主存曾用磁芯     

一种分布式磁盘缓存的设计与实现

为了提高系统10性能，针对松散耦合环境下，高带宽、低延迟的传输特点，提出了一种通过扩展存储器层次结构来提高系统10性能的分布式系统——分布式磁盘缓存系统DRACO。通过利用分布式环境中空闲内存节点的剩余内存，扩充系统整体缓存容量，减小访问磁盘数据的频度，最终达到提高系统整体性能的目的。     

异构多核SoC处理器内部存储架构优化

异构多核技术的发展使微处理器的性能有了较大提升,而处理器与外部存储器之间的带宽差异限制了处理器的性能发挥,“存储墙”问题日益严重。针对一种用于高密度计算的异构多核SoC系统,文中提出了一套存储设计方案。该方案通过复用一些长时间闲置的本地空闲存储资源作为二级共享缓存来增加访存带宽,减少访问外部存储频率。分布式高速共享二级缓存结合多路并行访问外部存储的层次化存储结构,缓解了系统处理数据与外部存储器间的速度差异,提高了数据的存取效率,优化了系统的性能。综合资源消耗和计算效率,文中所提设计相比普通二级缓存节约了69.36%的片上SRAM资源,相比无缓存结构提高了41.2%的加速比,整体任务计算时间平均减少了约40.6%。     

新型DRAM旨在解决主内存瓶颈问题

在过去三年的时间里,DRAM制造商们已推出好几款新型存储器结构,力求克服常用多通道存储器性能的不足,这种不足影响主存储器和桢缓存子系统,各种不同方式的努力都围绕着存取周期和频宽这两个问题。 一个小小的单SRAM高速缓存曾非常有效地降低了DRAM存储器存取周期和频宽要求,使系统中主存储器     

谈EDO内存

计算机的主存储器又叫做内存储器,通常简称内存,是组成计算机的重要部件之一。计算机CPU每执行一条指令,先要到主存储器中将该指令取出,然后才能执行这条指令,如果还需要到存储器中取数或将结果写回,则需要再访问存储器,因此存储器的速度直接影响计算机的运行速度。微机的CPU经过几代的飞速发展,从8088     

AGP纵横谈

1996年4月,Intel公司提出了一种新方法,使图形加速器可以直接存取系统存储器中的数据。这种方法叫做AGP(Advaced GraphicsPort的缩写,即先进图形端口),它为系统存储器提供宽带宽、短等待时间的连接,使主处理器与图形加速器之间的所有事务处理速度高于通常由PCI总线提供的速度。AGP接口是在PCI2.1总线规范的基础上加以扩充,以支持更高的数据传输速度。为此,它对PCI规范增加了三项主要的扩充标准。首先是允许对存储器提出深流水线的读写请求,以掩盖主存储器的存取等待时间并加快传输速度。其次是新的边带信号使地址和数据的多路分离与存储器请求的处理可同时进行,而更高的总线时钟速度(66或133MHz)则增加了传输带宽。     

网络术语一点通

·波特率是数据的传输速率,单位为bit/s。波特率越大,数据传输速度就越快。·流量控制是指计算机串口进行数据流控制的方法。如果你的电脑使用硬件设备控制数据流,便可以选择“硬件”方式。Xon/Xoff是软件方法的标准,选择这种方式会降低串口数据处理速度。·串口缓冲是指计算机串行端口数据传输的缓存。增大串口缓存可以提高系统处理串行端口数据的速度,但串口缓存设置得过大,则可能影响其它应用程序的性能。·文件缓存(Name Cache) 是指系统文件名缓存的大小。较大的文件缓存可以提高文件系统的性能,进而改善     

电视图象采集系统中帧存储器的设计

计算机视频信号处理中需要存储一帧电视图象信号,其特点是容量大,读写速率高,为了能用低速ＭＯＳ ＤＲＡＭ存储芯片构成帧存储器,需将存储器分组,并在外部设置高速输入缓存,同时采用目前非常流行的可编程逻辑器件ＸＣ９５７２ＣＰＬＤ实现全部外围电路,以提高速度及可靠性。     

异质存储系统中的高速缓存机制研究

存储子系统是嵌入式系统的重要组成部分.由于传统存储系统的设计已经无法满足容量日益增长的需求,固态存储器的应用越来越广泛.针对固态存储系统的存取速率慢的问题,目前常用的优化技术主要有缓存和并行读写技术.然而,在大多数应用和研究中,如何将这两类技术进行融合是目前遇到的一个重大挑战.对此,本文提出一种融合了缓存技术和并行读写...     

浅论内存条PCB成型工艺要点

内存条是连接CPI和其它设备的通道，起到缓冲和数据交换作用，公司也将其列为重点发展项目，本文主要讲解如何解决I型卡槽发白及卡槽整体偏移：金手指引线部位翘起、披锋不良。     

一种数据Cache的设计和验证

Cache能够提高DSP处理器对外部存储器的存取速度,提高DSP的性能,设计高性能低功耗的Cache,对于提高DSP芯片的整体性能有着十分重大的意义。描述了DSP芯片中一种高性能低功耗的数据Cache。这种Cache可以通过增加具备重装功能的Line Buffer来减少处理器对Cache的访问频率,从而降低Cache功耗。通过FFT、AC3、FIR三种基准程序测试表明,Line Buffer可以降低35%的Cache访问频率,明显降低了数据Cache功耗。     

一种低功耗高效率的AHB-AXI双总线结构联合Cache的IP设计

Cache作为处理器和系统总线之间的桥梁,是芯片功耗的主要来源,低功耗Cache设计在嵌入式芯片设计中具有重要意义.传统Cache设计一般依赖于特定体系结构,难以在不同的系统中进行集成,通用性差.本文提出了一种低功耗高效率的AHB-AXI双总线结构联合Cache的IP设计.实验结果显示,本设计可以显著降低Cache功耗和提高系统性能.     

面向大数据的分布式缓存设计

大数据平台的底层存储系统往往无法匹配上层计算应用的读写性能,而一个设计良好的分布式缓存系统将缩小CPU密集型应用和IO密集型应用之间不匹配的性能差距。设计的面向大数据应用的分布式缓存系统,在读写流程、I/O事件驱动并发模型及元数据模型等方面进行了合理设计与优化,并使用fio工具测试了顺序写、随机写、顺序读及随机读场景下的吞吐率与IOPS等性能指标,验证了该分布式缓存系统的高性能优势和应对高并发场景的扩展能力。     

Cache memory replacement policy for a uniprocessor system

Cache memory hierarchies are used to buffer those portions of main memory with the most frequent use by the CPU. As cache memory is very costly, good design techniques must consider small cache sizes maintaining high levels of use (hit ratio) and ease of implementation. The memory replacement policy is important is maintaining a high hit ratio. Most replacement policies used are easily implemented when the main memory has fixed page locations. A new cache algorithm using a variable page configuration is explained in terms of program behaviour.<>     

嵌入式处理器中写缓冲电路的设计

为了减少CPU对主存进行写操作时的等待时间,提高嵌入式系统的整体效率,设计了一款含有8个数据缓冲槽和4个地址缓冲槽的写缓冲。该写缓冲采用特殊的移位控制电路和附加的标志位,实现数据、地址的自动移位和映射功能。利用HSIM仿真工具对电路进行了仿真和验证,结果表明,该写缓冲能正确快速地实现数据与地址的先进先出(FIFO)功能,有效地减少了CPU的等待时间,提高了系统的整体效率。     

Cache write generate for parallel image processing on shared memoryarchitectures

We investigate cache write generate, our cache mode invention. We demonstrate that for parallel image processing applications, the new mode improves main memory bandwidth, CPU efficiency, cache hits, and cache latency. We use register level simulations validated by the UW-Proteus system. Many memory, cache, and processor configurations are evaluated.     

S698M SoC芯片中Cache控制器的设计与实现

高速缓冲存储器Cache在微处理器中已经成为至关重要的一部分,它的使用能有效地缓和CPO和主存之间速度匹配的问题。本文以32位S698M微处理器的高速缓冲存储器Cache为例,分析了Cache的体系结构和关键技术,阐述了S698M中Cache的基本访存过程。该芯片已采用新加坡特许半导体0.18微米CMOS工艺流片成功。     

面向云计算的键值型分布式存储系统研究

 对于数据密集型的云计算应用,基于磁盘的存储系统很难同时满足它们对性能与可用性的需求.本文提出了一种以内存为主设备、以磁盘为辅助设备的键值型分布式存储系统M-Cloud,能提供大数据读写、备份及恢复等存储服务功能.M-Cloud通过将数据全部装入服务器集群内存中的方式提高系统整体性能,并设计了分区线性哈希算法以实现负载均衡和高扩展性,设计了相应的数据备份与故障快速恢复策略以保证系统可靠性.仿真实验结果表明,M-Cloud具有较高的性能与可用性,对系统进一步改进和优化后具有应用于实际生产环境中的潜力,可为用户提供高质量的存储服务.     

浅析Docker容器技术的发展前景

Docker中有两个重要概念,一个是镜像 ( Image),另一个是容器(Container)。容器即利用 Docker 构建出来的虚拟环境,可理解为一个自给自足的Linux 环境,在功能上,与一个完整的 Linux 环境基本一致。Docker容器技术CPU、内存利用率更高,网络I/O性能更高,磁盘读写性能更好,是云计算技术发展的方向。